Method for measuring resistance of metal connection between two parts of integrated circuit assembled to form three-dimensional integrated structure, involves forming two cavities on non-assembled face of part of integrated circuit

The method involves forming two cavities (CV1) on a non-assembled face of a part of an integrated circuit, where two cavities lead to two portions of two metal lines (LM1), respectively, or belonging to the metal lines. Resistance of a metal connection is measured by a measuring equipment that is in...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: TAIBI RACHID, DI CIOCCIO LEA, CHAPELON LAURENT-LUC
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator TAIBI RACHID
DI CIOCCIO LEA
CHAPELON LAURENT-LUC
description The method involves forming two cavities (CV1) on a non-assembled face of a part of an integrated circuit, where two cavities lead to two portions of two metal lines (LM1), respectively, or belonging to the metal lines. Resistance of a metal connection is measured by a measuring equipment that is in electrical contact with the portions through the cavities. A conducting layer (CC) is formed at bottom and on walls of the cavities forming an electrical contact with the portions, where the conducting layer is made by aluminum. Independent claims are also included for the following: (1) a method for realization a three-dimensional (3D) integrated structure (2) a 3D integrated structure. Procédé de mesure de la résistance d'une liaison métallique entre deux parties de circuits intégrés assemblées formant une structure intégrée tridimensionnelle (STR), et dispositif correspondant, ladite liaison comprenant un ensemble d'au moins deux lignes métalliques (LM1) en contact électrique mutuel, ledit ensemble s'étendant au sein de chaque partie de circuit intégré, caractérisé en ce qu'il comprend : - une formation d'au moins deux cavités (CV1) sur une face non assemblée d'une des deux parties de circuit intégré, les deux cavités débouchant respectivement sur deux portions appartenant respectivement aux deux lignes métalliques ou appartenant à une même ligne métallique, - une mesure de la résistance de la liaison métallique au moyen d'un appareil de mesure électriquement en contact avec lesdites deux portions à travers lesdites cavités (CV1).
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_FR2980639A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>FR2980639A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_FR2980639A13</originalsourceid><addsrcrecordid>eNqNjsFKw1AQRbNxIeo_zAcYUAtil0UsbtyI-zJ9uWkHkpnwZpJ-sr_heyrowoWrgcPce8958_6COFpHvWUawT5n0QNluHiwJpD1hQcPlEwVKcSU9ogToBQno4lzeP0SDRwyBzpKktMsQeyOcT8UElYXRopjBtpORqiXplL7K-aR5xRzxnWhiw0L_DNVjepU4kVCCiwKatr-1Pf8ZVpl_na5bM56HhxX3_eioe3T2-Nzi8l28KkUKGK3fb1bP9zcr9ab29U_Xj4AT81w6w</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Method for measuring resistance of metal connection between two parts of integrated circuit assembled to form three-dimensional integrated structure, involves forming two cavities on non-assembled face of part of integrated circuit</title><source>esp@cenet</source><creator>TAIBI RACHID ; DI CIOCCIO LEA ; CHAPELON LAURENT-LUC</creator><creatorcontrib>TAIBI RACHID ; DI CIOCCIO LEA ; CHAPELON LAURENT-LUC</creatorcontrib><description>The method involves forming two cavities (CV1) on a non-assembled face of a part of an integrated circuit, where two cavities lead to two portions of two metal lines (LM1), respectively, or belonging to the metal lines. Resistance of a metal connection is measured by a measuring equipment that is in electrical contact with the portions through the cavities. A conducting layer (CC) is formed at bottom and on walls of the cavities forming an electrical contact with the portions, where the conducting layer is made by aluminum. Independent claims are also included for the following: (1) a method for realization a three-dimensional (3D) integrated structure (2) a 3D integrated structure. Procédé de mesure de la résistance d'une liaison métallique entre deux parties de circuits intégrés assemblées formant une structure intégrée tridimensionnelle (STR), et dispositif correspondant, ladite liaison comprenant un ensemble d'au moins deux lignes métalliques (LM1) en contact électrique mutuel, ledit ensemble s'étendant au sein de chaque partie de circuit intégré, caractérisé en ce qu'il comprend : - une formation d'au moins deux cavités (CV1) sur une face non assemblée d'une des deux parties de circuit intégré, les deux cavités débouchant respectivement sur deux portions appartenant respectivement aux deux lignes métalliques ou appartenant à une même ligne métallique, - une mesure de la résistance de la liaison métallique au moyen d'un appareil de mesure électriquement en contact avec lesdites deux portions à travers lesdites cavités (CV1).</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2013</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20130329&amp;DB=EPODOC&amp;CC=FR&amp;NR=2980639A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20130329&amp;DB=EPODOC&amp;CC=FR&amp;NR=2980639A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>TAIBI RACHID</creatorcontrib><creatorcontrib>DI CIOCCIO LEA</creatorcontrib><creatorcontrib>CHAPELON LAURENT-LUC</creatorcontrib><title>Method for measuring resistance of metal connection between two parts of integrated circuit assembled to form three-dimensional integrated structure, involves forming two cavities on non-assembled face of part of integrated circuit</title><description>The method involves forming two cavities (CV1) on a non-assembled face of a part of an integrated circuit, where two cavities lead to two portions of two metal lines (LM1), respectively, or belonging to the metal lines. Resistance of a metal connection is measured by a measuring equipment that is in electrical contact with the portions through the cavities. A conducting layer (CC) is formed at bottom and on walls of the cavities forming an electrical contact with the portions, where the conducting layer is made by aluminum. Independent claims are also included for the following: (1) a method for realization a three-dimensional (3D) integrated structure (2) a 3D integrated structure. Procédé de mesure de la résistance d'une liaison métallique entre deux parties de circuits intégrés assemblées formant une structure intégrée tridimensionnelle (STR), et dispositif correspondant, ladite liaison comprenant un ensemble d'au moins deux lignes métalliques (LM1) en contact électrique mutuel, ledit ensemble s'étendant au sein de chaque partie de circuit intégré, caractérisé en ce qu'il comprend : - une formation d'au moins deux cavités (CV1) sur une face non assemblée d'une des deux parties de circuit intégré, les deux cavités débouchant respectivement sur deux portions appartenant respectivement aux deux lignes métalliques ou appartenant à une même ligne métallique, - une mesure de la résistance de la liaison métallique au moyen d'un appareil de mesure électriquement en contact avec lesdites deux portions à travers lesdites cavités (CV1).</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2013</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjsFKw1AQRbNxIeo_zAcYUAtil0UsbtyI-zJ9uWkHkpnwZpJ-sr_heyrowoWrgcPce8958_6COFpHvWUawT5n0QNluHiwJpD1hQcPlEwVKcSU9ogToBQno4lzeP0SDRwyBzpKktMsQeyOcT8UElYXRopjBtpORqiXplL7K-aR5xRzxnWhiw0L_DNVjepU4kVCCiwKatr-1Pf8ZVpl_na5bM56HhxX3_eioe3T2-Nzi8l28KkUKGK3fb1bP9zcr9ab29U_Xj4AT81w6w</recordid><startdate>20130329</startdate><enddate>20130329</enddate><creator>TAIBI RACHID</creator><creator>DI CIOCCIO LEA</creator><creator>CHAPELON LAURENT-LUC</creator><scope>EVB</scope></search><sort><creationdate>20130329</creationdate><title>Method for measuring resistance of metal connection between two parts of integrated circuit assembled to form three-dimensional integrated structure, involves forming two cavities on non-assembled face of part of integrated circuit</title><author>TAIBI RACHID ; DI CIOCCIO LEA ; CHAPELON LAURENT-LUC</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_FR2980639A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2013</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>TAIBI RACHID</creatorcontrib><creatorcontrib>DI CIOCCIO LEA</creatorcontrib><creatorcontrib>CHAPELON LAURENT-LUC</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>TAIBI RACHID</au><au>DI CIOCCIO LEA</au><au>CHAPELON LAURENT-LUC</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Method for measuring resistance of metal connection between two parts of integrated circuit assembled to form three-dimensional integrated structure, involves forming two cavities on non-assembled face of part of integrated circuit</title><date>2013-03-29</date><risdate>2013</risdate><abstract>The method involves forming two cavities (CV1) on a non-assembled face of a part of an integrated circuit, where two cavities lead to two portions of two metal lines (LM1), respectively, or belonging to the metal lines. Resistance of a metal connection is measured by a measuring equipment that is in electrical contact with the portions through the cavities. A conducting layer (CC) is formed at bottom and on walls of the cavities forming an electrical contact with the portions, where the conducting layer is made by aluminum. Independent claims are also included for the following: (1) a method for realization a three-dimensional (3D) integrated structure (2) a 3D integrated structure. Procédé de mesure de la résistance d'une liaison métallique entre deux parties de circuits intégrés assemblées formant une structure intégrée tridimensionnelle (STR), et dispositif correspondant, ladite liaison comprenant un ensemble d'au moins deux lignes métalliques (LM1) en contact électrique mutuel, ledit ensemble s'étendant au sein de chaque partie de circuit intégré, caractérisé en ce qu'il comprend : - une formation d'au moins deux cavités (CV1) sur une face non assemblée d'une des deux parties de circuit intégré, les deux cavités débouchant respectivement sur deux portions appartenant respectivement aux deux lignes métalliques ou appartenant à une même ligne métallique, - une mesure de la résistance de la liaison métallique au moyen d'un appareil de mesure électriquement en contact avec lesdites deux portions à travers lesdites cavités (CV1).</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_FR2980639A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Method for measuring resistance of metal connection between two parts of integrated circuit assembled to form three-dimensional integrated structure, involves forming two cavities on non-assembled face of part of integrated circuit
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-03T23%3A10%3A06IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=TAIBI%20RACHID&rft.date=2013-03-29&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EFR2980639A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true