SISTEMA DE MULTIPLEXADO DE MEMORIAS PARA UN DESCODIFICADOR DE VIDEO DE ALTA DEFINICION

SE PRESENTA UN SISTEMA DE MEMORIA QUE UTILIZA UNA MEMORIA PRINCIPAL QUE ALMACENA Y BUSCA LOS DATOS COMO VALORES DE DATOS DE 192 BITS, EL SISTEMA DE MEMORIA INCLUYE UN FORMATEADOR DE DATOS. EL FORMATEADOR COMBINA VALORES RECIBIDOS SUCESIVOS DE 8 BITS EN UN VALOR DE 192 BITS Y COMBINA VALORES RECIBIDO...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DAVE, GHANSHYAM, PHILLIPS, LARRY
Format: Patent
Sprache:spa
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator DAVE, GHANSHYAM
PHILLIPS, LARRY
description SE PRESENTA UN SISTEMA DE MEMORIA QUE UTILIZA UNA MEMORIA PRINCIPAL QUE ALMACENA Y BUSCA LOS DATOS COMO VALORES DE DATOS DE 192 BITS, EL SISTEMA DE MEMORIA INCLUYE UN FORMATEADOR DE DATOS. EL FORMATEADOR COMBINA VALORES RECIBIDOS SUCESIVOS DE 8 BITS EN UN VALOR DE 192 BITS Y COMBINA VALORES RECIBIDOS SUCESIVOS DE 32 BITS EN UN VALOR DE 192 BITS DISTINTO EN UNA MEMORIA INTERMEDIA DE SALIDA. ADEMAS, EL SISTEMA DE MEMORIA INCLUYE UN PRIMER MULTIPLEXOR DE PESTILLO QUE SUMINISTRA PALABRAS DE 192 BITS TRAIDAS DE UNA MEMORIA INTERMEDIA DE ENTRADA COMO UNA SECUENCIA DE VALORES DE 8 BITS Y UN SEGUNDO MULTIPLEXOR DE DATOS QUE SUMINISTRA OTRAS PALABRAS DE 192 BITS DESDE UNA MEMORIA INTERMEDIA DE ENTRADA COMO UNA SECUENCIA DE VALORES DE 32 BITS. UN CONTROLADOR DE MEMORIA SECUENCIA EL FUNCIONAMIENTO DE LAS MEMORIAS INTERMEDIAS DE ENTRADA Y DEL PRIMER Y SEGUNDO MULTIPLEXOR PARA ENVIAR DATOS HACIA Y RECIBIR DATOS DESDE LOS CANALES DE DATOS DE 8 BITS Y DE 32 BITS RESPECTIVOS A VELOCIDADES QUE EXCEDAN DE UNCONJUNTO PREDETERMINADO DE VELOCIDADES DISPUESTO PARA EL PEOR DE LOS CASOS.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_ES2168115TT3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>ES2168115TT3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_ES2168115TT33</originalsourceid><addsrcrecordid>eNrjZAgL9gwOcfV1VHBxVfAN9QnxDPBxjXB08QfzXX39gzwdgxUCHIMcFUL9gGLBzv4unm6ezkAVQSAlYZ4urmC1jj4hIDPcPP08nT39_XgYWNMSc4pTeaE0N4Oim2uIs4duakF-fGpxQWJyal5qSbxrsJGhmYWhoWlIiLExMWoAVpEwiQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SISTEMA DE MULTIPLEXADO DE MEMORIAS PARA UN DESCODIFICADOR DE VIDEO DE ALTA DEFINICION</title><source>esp@cenet</source><creator>DAVE, GHANSHYAM ; PHILLIPS, LARRY</creator><creatorcontrib>DAVE, GHANSHYAM ; PHILLIPS, LARRY</creatorcontrib><description>SE PRESENTA UN SISTEMA DE MEMORIA QUE UTILIZA UNA MEMORIA PRINCIPAL QUE ALMACENA Y BUSCA LOS DATOS COMO VALORES DE DATOS DE 192 BITS, EL SISTEMA DE MEMORIA INCLUYE UN FORMATEADOR DE DATOS. EL FORMATEADOR COMBINA VALORES RECIBIDOS SUCESIVOS DE 8 BITS EN UN VALOR DE 192 BITS Y COMBINA VALORES RECIBIDOS SUCESIVOS DE 32 BITS EN UN VALOR DE 192 BITS DISTINTO EN UNA MEMORIA INTERMEDIA DE SALIDA. ADEMAS, EL SISTEMA DE MEMORIA INCLUYE UN PRIMER MULTIPLEXOR DE PESTILLO QUE SUMINISTRA PALABRAS DE 192 BITS TRAIDAS DE UNA MEMORIA INTERMEDIA DE ENTRADA COMO UNA SECUENCIA DE VALORES DE 8 BITS Y UN SEGUNDO MULTIPLEXOR DE DATOS QUE SUMINISTRA OTRAS PALABRAS DE 192 BITS DESDE UNA MEMORIA INTERMEDIA DE ENTRADA COMO UNA SECUENCIA DE VALORES DE 32 BITS. UN CONTROLADOR DE MEMORIA SECUENCIA EL FUNCIONAMIENTO DE LAS MEMORIAS INTERMEDIAS DE ENTRADA Y DEL PRIMER Y SEGUNDO MULTIPLEXOR PARA ENVIAR DATOS HACIA Y RECIBIR DATOS DESDE LOS CANALES DE DATOS DE 8 BITS Y DE 32 BITS RESPECTIVOS A VELOCIDADES QUE EXCEDAN DE UNCONJUNTO PREDETERMINADO DE VELOCIDADES DISPUESTO PARA EL PEOR DE LOS CASOS.</description><edition>7</edition><language>spa</language><subject>ELECTRIC COMMUNICATION TECHNIQUE ; ELECTRICITY ; PICTORIAL COMMUNICATION, e.g. TELEVISION</subject><creationdate>2002</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20020601&amp;DB=EPODOC&amp;CC=ES&amp;NR=2168115T3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25551,76302</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20020601&amp;DB=EPODOC&amp;CC=ES&amp;NR=2168115T3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>DAVE, GHANSHYAM</creatorcontrib><creatorcontrib>PHILLIPS, LARRY</creatorcontrib><title>SISTEMA DE MULTIPLEXADO DE MEMORIAS PARA UN DESCODIFICADOR DE VIDEO DE ALTA DEFINICION</title><description>SE PRESENTA UN SISTEMA DE MEMORIA QUE UTILIZA UNA MEMORIA PRINCIPAL QUE ALMACENA Y BUSCA LOS DATOS COMO VALORES DE DATOS DE 192 BITS, EL SISTEMA DE MEMORIA INCLUYE UN FORMATEADOR DE DATOS. EL FORMATEADOR COMBINA VALORES RECIBIDOS SUCESIVOS DE 8 BITS EN UN VALOR DE 192 BITS Y COMBINA VALORES RECIBIDOS SUCESIVOS DE 32 BITS EN UN VALOR DE 192 BITS DISTINTO EN UNA MEMORIA INTERMEDIA DE SALIDA. ADEMAS, EL SISTEMA DE MEMORIA INCLUYE UN PRIMER MULTIPLEXOR DE PESTILLO QUE SUMINISTRA PALABRAS DE 192 BITS TRAIDAS DE UNA MEMORIA INTERMEDIA DE ENTRADA COMO UNA SECUENCIA DE VALORES DE 8 BITS Y UN SEGUNDO MULTIPLEXOR DE DATOS QUE SUMINISTRA OTRAS PALABRAS DE 192 BITS DESDE UNA MEMORIA INTERMEDIA DE ENTRADA COMO UNA SECUENCIA DE VALORES DE 32 BITS. UN CONTROLADOR DE MEMORIA SECUENCIA EL FUNCIONAMIENTO DE LAS MEMORIAS INTERMEDIAS DE ENTRADA Y DEL PRIMER Y SEGUNDO MULTIPLEXOR PARA ENVIAR DATOS HACIA Y RECIBIR DATOS DESDE LOS CANALES DE DATOS DE 8 BITS Y DE 32 BITS RESPECTIVOS A VELOCIDADES QUE EXCEDAN DE UNCONJUNTO PREDETERMINADO DE VELOCIDADES DISPUESTO PARA EL PEOR DE LOS CASOS.</description><subject>ELECTRIC COMMUNICATION TECHNIQUE</subject><subject>ELECTRICITY</subject><subject>PICTORIAL COMMUNICATION, e.g. TELEVISION</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2002</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZAgL9gwOcfV1VHBxVfAN9QnxDPBxjXB08QfzXX39gzwdgxUCHIMcFUL9gGLBzv4unm6ezkAVQSAlYZ4urmC1jj4hIDPcPP08nT39_XgYWNMSc4pTeaE0N4Oim2uIs4duakF-fGpxQWJyal5qSbxrsJGhmYWhoWlIiLExMWoAVpEwiQ</recordid><startdate>20020601</startdate><enddate>20020601</enddate><creator>DAVE, GHANSHYAM</creator><creator>PHILLIPS, LARRY</creator><scope>EVB</scope></search><sort><creationdate>20020601</creationdate><title>SISTEMA DE MULTIPLEXADO DE MEMORIAS PARA UN DESCODIFICADOR DE VIDEO DE ALTA DEFINICION</title><author>DAVE, GHANSHYAM ; PHILLIPS, LARRY</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_ES2168115TT33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>spa</language><creationdate>2002</creationdate><topic>ELECTRIC COMMUNICATION TECHNIQUE</topic><topic>ELECTRICITY</topic><topic>PICTORIAL COMMUNICATION, e.g. TELEVISION</topic><toplevel>online_resources</toplevel><creatorcontrib>DAVE, GHANSHYAM</creatorcontrib><creatorcontrib>PHILLIPS, LARRY</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>DAVE, GHANSHYAM</au><au>PHILLIPS, LARRY</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SISTEMA DE MULTIPLEXADO DE MEMORIAS PARA UN DESCODIFICADOR DE VIDEO DE ALTA DEFINICION</title><date>2002-06-01</date><risdate>2002</risdate><abstract>SE PRESENTA UN SISTEMA DE MEMORIA QUE UTILIZA UNA MEMORIA PRINCIPAL QUE ALMACENA Y BUSCA LOS DATOS COMO VALORES DE DATOS DE 192 BITS, EL SISTEMA DE MEMORIA INCLUYE UN FORMATEADOR DE DATOS. EL FORMATEADOR COMBINA VALORES RECIBIDOS SUCESIVOS DE 8 BITS EN UN VALOR DE 192 BITS Y COMBINA VALORES RECIBIDOS SUCESIVOS DE 32 BITS EN UN VALOR DE 192 BITS DISTINTO EN UNA MEMORIA INTERMEDIA DE SALIDA. ADEMAS, EL SISTEMA DE MEMORIA INCLUYE UN PRIMER MULTIPLEXOR DE PESTILLO QUE SUMINISTRA PALABRAS DE 192 BITS TRAIDAS DE UNA MEMORIA INTERMEDIA DE ENTRADA COMO UNA SECUENCIA DE VALORES DE 8 BITS Y UN SEGUNDO MULTIPLEXOR DE DATOS QUE SUMINISTRA OTRAS PALABRAS DE 192 BITS DESDE UNA MEMORIA INTERMEDIA DE ENTRADA COMO UNA SECUENCIA DE VALORES DE 32 BITS. UN CONTROLADOR DE MEMORIA SECUENCIA EL FUNCIONAMIENTO DE LAS MEMORIAS INTERMEDIAS DE ENTRADA Y DEL PRIMER Y SEGUNDO MULTIPLEXOR PARA ENVIAR DATOS HACIA Y RECIBIR DATOS DESDE LOS CANALES DE DATOS DE 8 BITS Y DE 32 BITS RESPECTIVOS A VELOCIDADES QUE EXCEDAN DE UNCONJUNTO PREDETERMINADO DE VELOCIDADES DISPUESTO PARA EL PEOR DE LOS CASOS.</abstract><edition>7</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language spa
recordid cdi_epo_espacenet_ES2168115TT3
source esp@cenet
subjects ELECTRIC COMMUNICATION TECHNIQUE
ELECTRICITY
PICTORIAL COMMUNICATION, e.g. TELEVISION
title SISTEMA DE MULTIPLEXADO DE MEMORIAS PARA UN DESCODIFICADOR DE VIDEO DE ALTA DEFINICION
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-16T03%3A45%3A10IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=DAVE,%20GHANSHYAM&rft.date=2002-06-01&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EES2168115TT3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true