ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES

ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES

ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES. ESPECIALMENTE DESARROLLADO PARA EFECTUAR UNA REDUCCION DE CONSUMO DE CORRIENTE EN CIRCUITOS INTEGRADOS DIGITALES. PARA ELLO SE DOTA A LOS BIESTABLES (B) INCLUIDOS EN DICHOS CIRCUITOS INTEGRADOS DE UNA ENTRADA DE CONTROL DE RELOJ (CNTR) PARA LA HABILITA...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: MERINO GONZALEZ JOSE LUIS, GUTIERREZ SERRATOSA MARIA DEL MAR, ORTIZ SAEZ FERNANDO, SANZ GOMEZ RAFAEL
Format: Patent
Sprache:spa
Schlagworte:
BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
PULSE TECHNIQUE
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator MERINO GONZALEZ JOSE LUIS
GUTIERREZ SERRATOSA MARIA DEL MAR
ORTIZ SAEZ FERNANDO
SANZ GOMEZ RAFAEL
description ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES. ESPECIALMENTE DESARROLLADO PARA EFECTUAR UNA REDUCCION DE CONSUMO DE CORRIENTE EN CIRCUITOS INTEGRADOS DIGITALES. PARA ELLO SE DOTA A LOS BIESTABLES (B) INCLUIDOS EN DICHOS CIRCUITOS INTEGRADOS DE UNA ENTRADA DE CONTROL DE RELOJ (CNTR) PARA LA HABILITACION O INHABILITACION DE LOS MISMOS. DICHOS BIESTABLES (B) SE AGRUPAN EN BLOQUES FUNCIONALES (FB1,...,FBN) DE FORMA QUE TODAS LAS ENTRADAS DE CONTROL DE RELOJ (CNTR) DE UN MISMO BLOQUE FUNCIONAL (FB1,...,FBN) RECIBEN LA MISMA SEÑAL DE CONTROL DE RELOJ (CNTR1,...,CNTRN) GENERADA EN UNA MAQUINA DE ESTADOS (SM) EN FUNCION DE UN NUMERO FINITO DE POSIBLES ESTADOS EN LOS QUE SE PUEDE ENCONTRAR EL EQUIPO ELECTRONICO DEL QUE FORMA PARTE EL CIRCUITO INTEGRADO. ES DE ESPECIAL APLICACION EN CIRCUITOS INTEGRADOS QUE REALIZAN MULTIPLES TAREAS DURANTE UN ESPACIO DE TIEMPO DE FORMA CICLICA.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_ES2078173B1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>ES2078173B1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_ES2078173B13</originalsourceid><addsrcrecordid>eNrjZNBzDAoM9QxxdQ4JDXJUcHFVcPYMcgYK-AcrePqFuLoHOboAmS6e7p4hjj6uwTwMrGmJOcWpvFCam0HBzTXE2UM3tSA_PrW4IDE5NS-1JN412MjA3MLQ3NjJ0JgIJQC1-yWb</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES</title><source>esp@cenet</source><creator>MERINO GONZALEZ JOSE LUIS ; GUTIERREZ SERRATOSA MARIA DEL MAR ; ORTIZ SAEZ FERNANDO ; SANZ GOMEZ RAFAEL</creator><creatorcontrib>MERINO GONZALEZ JOSE LUIS ; GUTIERREZ SERRATOSA MARIA DEL MAR ; ORTIZ SAEZ FERNANDO ; SANZ GOMEZ RAFAEL</creatorcontrib><description>ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES. ESPECIALMENTE DESARROLLADO PARA EFECTUAR UNA REDUCCION DE CONSUMO DE CORRIENTE EN CIRCUITOS INTEGRADOS DIGITALES. PARA ELLO SE DOTA A LOS BIESTABLES (B) INCLUIDOS EN DICHOS CIRCUITOS INTEGRADOS DE UNA ENTRADA DE CONTROL DE RELOJ (CNTR) PARA LA HABILITACION O INHABILITACION DE LOS MISMOS. DICHOS BIESTABLES (B) SE AGRUPAN EN BLOQUES FUNCIONALES (FB1,...,FBN) DE FORMA QUE TODAS LAS ENTRADAS DE CONTROL DE RELOJ (CNTR) DE UN MISMO BLOQUE FUNCIONAL (FB1,...,FBN) RECIBEN LA MISMA SEÑAL DE CONTROL DE RELOJ (CNTR1,...,CNTRN) GENERADA EN UNA MAQUINA DE ESTADOS (SM) EN FUNCION DE UN NUMERO FINITO DE POSIBLES ESTADOS EN LOS QUE SE PUEDE ENCONTRAR EL EQUIPO ELECTRONICO DEL QUE FORMA PARTE EL CIRCUITO INTEGRADO. ES DE ESPECIAL APLICACION EN CIRCUITOS INTEGRADOS QUE REALIZAN MULTIPLES TAREAS DURANTE UN ESPACIO DE TIEMPO DE FORMA CICLICA.</description><edition>6</edition><language>spa</language><subject>BASIC ELECTRONIC CIRCUITRY ; ELECTRICITY ; PULSE TECHNIQUE</subject><creationdate>1998</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19980116&amp;DB=EPODOC&amp;CC=ES&amp;NR=2078173B1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19980116&amp;DB=EPODOC&amp;CC=ES&amp;NR=2078173B1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>MERINO GONZALEZ JOSE LUIS</creatorcontrib><creatorcontrib>GUTIERREZ SERRATOSA MARIA DEL MAR</creatorcontrib><creatorcontrib>ORTIZ SAEZ FERNANDO</creatorcontrib><creatorcontrib>SANZ GOMEZ RAFAEL</creatorcontrib><title>ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES</title><description>ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES. ESPECIALMENTE DESARROLLADO PARA EFECTUAR UNA REDUCCION DE CONSUMO DE CORRIENTE EN CIRCUITOS INTEGRADOS DIGITALES. PARA ELLO SE DOTA A LOS BIESTABLES (B) INCLUIDOS EN DICHOS CIRCUITOS INTEGRADOS DE UNA ENTRADA DE CONTROL DE RELOJ (CNTR) PARA LA HABILITACION O INHABILITACION DE LOS MISMOS. DICHOS BIESTABLES (B) SE AGRUPAN EN BLOQUES FUNCIONALES (FB1,...,FBN) DE FORMA QUE TODAS LAS ENTRADAS DE CONTROL DE RELOJ (CNTR) DE UN MISMO BLOQUE FUNCIONAL (FB1,...,FBN) RECIBEN LA MISMA SEÑAL DE CONTROL DE RELOJ (CNTR1,...,CNTRN) GENERADA EN UNA MAQUINA DE ESTADOS (SM) EN FUNCION DE UN NUMERO FINITO DE POSIBLES ESTADOS EN LOS QUE SE PUEDE ENCONTRAR EL EQUIPO ELECTRONICO DEL QUE FORMA PARTE EL CIRCUITO INTEGRADO. ES DE ESPECIAL APLICACION EN CIRCUITOS INTEGRADOS QUE REALIZAN MULTIPLES TAREAS DURANTE UN ESPACIO DE TIEMPO DE FORMA CICLICA.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>ELECTRICITY</subject><subject>PULSE TECHNIQUE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1998</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNBzDAoM9QxxdQ4JDXJUcHFVcPYMcgYK-AcrePqFuLoHOboAmS6e7p4hjj6uwTwMrGmJOcWpvFCam0HBzTXE2UM3tSA_PrW4IDE5NS-1JN412MjA3MLQ3NjJ0JgIJQC1-yWb</recordid><startdate>19980116</startdate><enddate>19980116</enddate><creator>MERINO GONZALEZ JOSE LUIS</creator><creator>GUTIERREZ SERRATOSA MARIA DEL MAR</creator><creator>ORTIZ SAEZ FERNANDO</creator><creator>SANZ GOMEZ RAFAEL</creator><scope>EVB</scope></search><sort><creationdate>19980116</creationdate><title>ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES</title><author>MERINO GONZALEZ JOSE LUIS ; GUTIERREZ SERRATOSA MARIA DEL MAR ; ORTIZ SAEZ FERNANDO ; SANZ GOMEZ RAFAEL</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_ES2078173B13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>spa</language><creationdate>1998</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>ELECTRICITY</topic><topic>PULSE TECHNIQUE</topic><toplevel>online_resources</toplevel><creatorcontrib>MERINO GONZALEZ JOSE LUIS</creatorcontrib><creatorcontrib>GUTIERREZ SERRATOSA MARIA DEL MAR</creatorcontrib><creatorcontrib>ORTIZ SAEZ FERNANDO</creatorcontrib><creatorcontrib>SANZ GOMEZ RAFAEL</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>MERINO GONZALEZ JOSE LUIS</au><au>GUTIERREZ SERRATOSA MARIA DEL MAR</au><au>ORTIZ SAEZ FERNANDO</au><au>SANZ GOMEZ RAFAEL</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES</title><date>1998-01-16</date><risdate>1998</risdate><abstract>ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES. ESPECIALMENTE DESARROLLADO PARA EFECTUAR UNA REDUCCION DE CONSUMO DE CORRIENTE EN CIRCUITOS INTEGRADOS DIGITALES. PARA ELLO SE DOTA A LOS BIESTABLES (B) INCLUIDOS EN DICHOS CIRCUITOS INTEGRADOS DE UNA ENTRADA DE CONTROL DE RELOJ (CNTR) PARA LA HABILITACION O INHABILITACION DE LOS MISMOS. DICHOS BIESTABLES (B) SE AGRUPAN EN BLOQUES FUNCIONALES (FB1,...,FBN) DE FORMA QUE TODAS LAS ENTRADAS DE CONTROL DE RELOJ (CNTR) DE UN MISMO BLOQUE FUNCIONAL (FB1,...,FBN) RECIBEN LA MISMA SEÑAL DE CONTROL DE RELOJ (CNTR1,...,CNTRN) GENERADA EN UNA MAQUINA DE ESTADOS (SM) EN FUNCION DE UN NUMERO FINITO DE POSIBLES ESTADOS EN LOS QUE SE PUEDE ENCONTRAR EL EQUIPO ELECTRONICO DEL QUE FORMA PARTE EL CIRCUITO INTEGRADO. ES DE ESPECIAL APLICACION EN CIRCUITOS INTEGRADOS QUE REALIZAN MULTIPLES TAREAS DURANTE UN ESPACIO DE TIEMPO DE FORMA CICLICA.</abstract><edition>6</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language spa
recordid cdi_epo_espacenet_ES2078173B1
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
PULSE TECHNIQUE
title ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-06T10%3A15%3A48IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=MERINO%20GONZALEZ%20JOSE%20LUIS&rft.date=1998-01-16&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EES2078173B1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true