DEVICE FOR LIMITING LOSS OF PERFORMANCE WHEN SAMPLING A DIGITAL SIGNAL

DEVICE FOR LIMITING LOSS OF PERFORMANCE WHEN SAMPLING A DIGITAL SIGNAL

Gezeigt wird eine Vorrichtung zur Begrenzung einer Verlustleistung beim Abtasten eines digitalen Signals. Die Vorrichtung umfasst eine im Signalpfad des digitalen Signals angeordnete Schaltung, wobei die Schaltung eingerichtet ist, in Reaktion auf ein Steuersignal, das eine Abtastpause anzeigt, eine...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Patzelt, Andreas, Voß, Christian
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
INFORMATION STORAGE
PHYSICS
STATIC STORES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Patzelt, Andreas
Voß, Christian
description Gezeigt wird eine Vorrichtung zur Begrenzung einer Verlustleistung beim Abtasten eines digitalen Signals. Die Vorrichtung umfasst eine im Signalpfad des digitalen Signals angeordnete Schaltung, wobei die Schaltung eingerichtet ist, in Reaktion auf ein Steuersignal, das eine Abtastpause anzeigt, einen Stromfluss entlang des Signalpfads zu reduzieren. A device for limiting a power loss during the sampling of a digital signal is illustrated. The device comprises a circuit disposed in the signal path of the digital signal, the circuit being configured to reduce a current flow along the signal path in response to a control signal which indicates a sampling pause.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_EP3680908A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>EP3680908A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_EP3680908A13</originalsourceid><addsrcrecordid>eNrjZHBzcQ3zdHZVcPMPUvDx9PUM8fRzV_DxDw5W8HdTCHANAor7OvoBFYR7uPopBDv6BviAVDgquHi6e4Y4-igEe7r7OfrwMLCmJeYUp_JCaW4GBTfXEGcP3dSC_PjU4oLE5NS81JJ41wBjMwsDSwMLR0NjIpQAADMpK58</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>DEVICE FOR LIMITING LOSS OF PERFORMANCE WHEN SAMPLING A DIGITAL SIGNAL</title><source>esp@cenet</source><creator>Patzelt, Andreas ; Voß, Christian</creator><creatorcontrib>Patzelt, Andreas ; Voß, Christian</creatorcontrib><description>Gezeigt wird eine Vorrichtung zur Begrenzung einer Verlustleistung beim Abtasten eines digitalen Signals. Die Vorrichtung umfasst eine im Signalpfad des digitalen Signals angeordnete Schaltung, wobei die Schaltung eingerichtet ist, in Reaktion auf ein Steuersignal, das eine Abtastpause anzeigt, einen Stromfluss entlang des Signalpfads zu reduzieren. A device for limiting a power loss during the sampling of a digital signal is illustrated. The device comprises a circuit disposed in the signal path of the digital signal, the circuit being configured to reduce a current flow along the signal path in response to a control signal which indicates a sampling pause.</description><language>eng ; fre ; ger</language><subject>INFORMATION STORAGE ; PHYSICS ; STATIC STORES</subject><creationdate>2020</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20200715&amp;DB=EPODOC&amp;CC=EP&amp;NR=3680908A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,777,882,25545,76296</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20200715&amp;DB=EPODOC&amp;CC=EP&amp;NR=3680908A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Patzelt, Andreas</creatorcontrib><creatorcontrib>Voß, Christian</creatorcontrib><title>DEVICE FOR LIMITING LOSS OF PERFORMANCE WHEN SAMPLING A DIGITAL SIGNAL</title><description>Gezeigt wird eine Vorrichtung zur Begrenzung einer Verlustleistung beim Abtasten eines digitalen Signals. Die Vorrichtung umfasst eine im Signalpfad des digitalen Signals angeordnete Schaltung, wobei die Schaltung eingerichtet ist, in Reaktion auf ein Steuersignal, das eine Abtastpause anzeigt, einen Stromfluss entlang des Signalpfads zu reduzieren. A device for limiting a power loss during the sampling of a digital signal is illustrated. The device comprises a circuit disposed in the signal path of the digital signal, the circuit being configured to reduce a current flow along the signal path in response to a control signal which indicates a sampling pause.</description><subject>INFORMATION STORAGE</subject><subject>PHYSICS</subject><subject>STATIC STORES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2020</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHBzcQ3zdHZVcPMPUvDx9PUM8fRzV_DxDw5W8HdTCHANAor7OvoBFYR7uPopBDv6BviAVDgquHi6e4Y4-igEe7r7OfrwMLCmJeYUp_JCaW4GBTfXEGcP3dSC_PjU4oLE5NS81JJ41wBjMwsDSwMLR0NjIpQAADMpK58</recordid><startdate>20200715</startdate><enddate>20200715</enddate><creator>Patzelt, Andreas</creator><creator>Voß, Christian</creator><scope>EVB</scope></search><sort><creationdate>20200715</creationdate><title>DEVICE FOR LIMITING LOSS OF PERFORMANCE WHEN SAMPLING A DIGITAL SIGNAL</title><author>Patzelt, Andreas ; Voß, Christian</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_EP3680908A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; ger</language><creationdate>2020</creationdate><topic>INFORMATION STORAGE</topic><topic>PHYSICS</topic><topic>STATIC STORES</topic><toplevel>online_resources</toplevel><creatorcontrib>Patzelt, Andreas</creatorcontrib><creatorcontrib>Voß, Christian</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Patzelt, Andreas</au><au>Voß, Christian</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>DEVICE FOR LIMITING LOSS OF PERFORMANCE WHEN SAMPLING A DIGITAL SIGNAL</title><date>2020-07-15</date><risdate>2020</risdate><abstract>Gezeigt wird eine Vorrichtung zur Begrenzung einer Verlustleistung beim Abtasten eines digitalen Signals. Die Vorrichtung umfasst eine im Signalpfad des digitalen Signals angeordnete Schaltung, wobei die Schaltung eingerichtet ist, in Reaktion auf ein Steuersignal, das eine Abtastpause anzeigt, einen Stromfluss entlang des Signalpfads zu reduzieren. A device for limiting a power loss during the sampling of a digital signal is illustrated. The device comprises a circuit disposed in the signal path of the digital signal, the circuit being configured to reduce a current flow along the signal path in response to a control signal which indicates a sampling pause.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre ; ger
recordid cdi_epo_espacenet_EP3680908A1
source esp@cenet
subjects INFORMATION STORAGE
PHYSICS
STATIC STORES
title DEVICE FOR LIMITING LOSS OF PERFORMANCE WHEN SAMPLING A DIGITAL SIGNAL
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-18T10%3A54%3A32IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Patzelt,%20Andreas&rft.date=2020-07-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EEP3680908A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true