MULTIPROCESSOR SYSTEM

MULTIPROCESSOR SYSTEM

Un système (2) multiprocesseurs comprend un microprocesseur (MP1) qui sert de processeur maître et qui transmet les informations de programmation contenues dans une mémoire morte effaçable programmable (EPROM1) à des sous-systèmes processeurs (SUB1 ... SUBm) au moyen d'un bus (B). Le premier so...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: BEST, ARNO
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator BEST, ARNO
description Un système (2) multiprocesseurs comprend un microprocesseur (MP1) qui sert de processeur maître et qui transmet les informations de programmation contenues dans une mémoire morte effaçable programmable (EPROM1) à des sous-systèmes processeurs (SUB1 ... SUBm) au moyen d'un bus (B). Le premier sous-système processeur (SUB1) et le dernier sous-système processeur (SUBm) contiennent à cet effet un microprocesseur (MP2 ou MPn) qui sert de processeur asservi et une mémoire d'écriture/lecture (RAM2 ou RAMn). Afin d'assurer la transmission des informations de programmation, chaque sous-système processeur (SUB1 ... SUBm) est commandé par le processeur maître (MP1) au moyen d'éléments de commande et de commutation (PAL1 ... PALn) ou (M1 ... Mn). Selon que les informations de programmation ont pu être transmises intégralement pendant un cycle de transmission composé d'un processus d'écriture et d'un processus de relecture, soit le cycle de transmission est répété un nombre de fois prédéterminé jusqu'à ce que le processeur maître (MP1) annonce l'incapacité de fonctionner du système (2) multiprocesseurs, soit le processeur (MP1) libère les sous-systèmes processeurs (SUB1 ... SUBm) une fois la transmission accomplie afin qu'ils puissent par exemple commander le fonctionnement d'une imprimante (19).
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_EP0464028A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>EP0464028A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_EP0464028A13</originalsourceid><addsrcrecordid>eNrjZBD1DfUJ8QwI8nd2DQ72D1IIjgwOcfXlYWBNS8wpTuWF0twMCm6uIc4euqkF-fGpxQWJyal5qSXxrgEGJmYmBkYWjobGRCgBAIbhHuQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MULTIPROCESSOR SYSTEM</title><source>esp@cenet</source><creator>BEST, ARNO</creator><creatorcontrib>BEST, ARNO</creatorcontrib><description>Un système (2) multiprocesseurs comprend un microprocesseur (MP1) qui sert de processeur maître et qui transmet les informations de programmation contenues dans une mémoire morte effaçable programmable (EPROM1) à des sous-systèmes processeurs (SUB1 ... SUBm) au moyen d'un bus (B). Le premier sous-système processeur (SUB1) et le dernier sous-système processeur (SUBm) contiennent à cet effet un microprocesseur (MP2 ou MPn) qui sert de processeur asservi et une mémoire d'écriture/lecture (RAM2 ou RAMn). Afin d'assurer la transmission des informations de programmation, chaque sous-système processeur (SUB1 ... SUBm) est commandé par le processeur maître (MP1) au moyen d'éléments de commande et de commutation (PAL1 ... PALn) ou (M1 ... Mn). Selon que les informations de programmation ont pu être transmises intégralement pendant un cycle de transmission composé d'un processus d'écriture et d'un processus de relecture, soit le cycle de transmission est répété un nombre de fois prédéterminé jusqu'à ce que le processeur maître (MP1) annonce l'incapacité de fonctionner du système (2) multiprocesseurs, soit le processeur (MP1) libère les sous-systèmes processeurs (SUB1 ... SUBm) une fois la transmission accomplie afin qu'ils puissent par exemple commander le fonctionnement d'une imprimante (19).</description><language>eng ; fre ; ger</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>1992</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19920108&amp;DB=EPODOC&amp;CC=EP&amp;NR=0464028A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19920108&amp;DB=EPODOC&amp;CC=EP&amp;NR=0464028A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>BEST, ARNO</creatorcontrib><title>MULTIPROCESSOR SYSTEM</title><description>Un système (2) multiprocesseurs comprend un microprocesseur (MP1) qui sert de processeur maître et qui transmet les informations de programmation contenues dans une mémoire morte effaçable programmable (EPROM1) à des sous-systèmes processeurs (SUB1 ... SUBm) au moyen d'un bus (B). Le premier sous-système processeur (SUB1) et le dernier sous-système processeur (SUBm) contiennent à cet effet un microprocesseur (MP2 ou MPn) qui sert de processeur asservi et une mémoire d'écriture/lecture (RAM2 ou RAMn). Afin d'assurer la transmission des informations de programmation, chaque sous-système processeur (SUB1 ... SUBm) est commandé par le processeur maître (MP1) au moyen d'éléments de commande et de commutation (PAL1 ... PALn) ou (M1 ... Mn). Selon que les informations de programmation ont pu être transmises intégralement pendant un cycle de transmission composé d'un processus d'écriture et d'un processus de relecture, soit le cycle de transmission est répété un nombre de fois prédéterminé jusqu'à ce que le processeur maître (MP1) annonce l'incapacité de fonctionner du système (2) multiprocesseurs, soit le processeur (MP1) libère les sous-systèmes processeurs (SUB1 ... SUBm) une fois la transmission accomplie afin qu'ils puissent par exemple commander le fonctionnement d'une imprimante (19).</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1992</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBD1DfUJ8QwI8nd2DQ72D1IIjgwOcfXlYWBNS8wpTuWF0twMCm6uIc4euqkF-fGpxQWJyal5qSXxrgEGJmYmBkYWjobGRCgBAIbhHuQ</recordid><startdate>19920108</startdate><enddate>19920108</enddate><creator>BEST, ARNO</creator><scope>EVB</scope></search><sort><creationdate>19920108</creationdate><title>MULTIPROCESSOR SYSTEM</title><author>BEST, ARNO</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_EP0464028A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; ger</language><creationdate>1992</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>BEST, ARNO</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>BEST, ARNO</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MULTIPROCESSOR SYSTEM</title><date>1992-01-08</date><risdate>1992</risdate><abstract>Un système (2) multiprocesseurs comprend un microprocesseur (MP1) qui sert de processeur maître et qui transmet les informations de programmation contenues dans une mémoire morte effaçable programmable (EPROM1) à des sous-systèmes processeurs (SUB1 ... SUBm) au moyen d'un bus (B). Le premier sous-système processeur (SUB1) et le dernier sous-système processeur (SUBm) contiennent à cet effet un microprocesseur (MP2 ou MPn) qui sert de processeur asservi et une mémoire d'écriture/lecture (RAM2 ou RAMn). Afin d'assurer la transmission des informations de programmation, chaque sous-système processeur (SUB1 ... SUBm) est commandé par le processeur maître (MP1) au moyen d'éléments de commande et de commutation (PAL1 ... PALn) ou (M1 ... Mn). Selon que les informations de programmation ont pu être transmises intégralement pendant un cycle de transmission composé d'un processus d'écriture et d'un processus de relecture, soit le cycle de transmission est répété un nombre de fois prédéterminé jusqu'à ce que le processeur maître (MP1) annonce l'incapacité de fonctionner du système (2) multiprocesseurs, soit le processeur (MP1) libère les sous-systèmes processeurs (SUB1 ... SUBm) une fois la transmission accomplie afin qu'ils puissent par exemple commander le fonctionnement d'une imprimante (19).</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre ; ger
recordid cdi_epo_espacenet_EP0464028A1
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title MULTIPROCESSOR SYSTEM
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-23T16%3A19%3A01IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=BEST,%20ARNO&rft.date=1992-01-08&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EEP0464028A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true