Arbitrierungslogik für Mehrfachbus-Rechnersystem

An arbitration mechanism 42 is provided for use in a computer system 10 which comprises (i) a central processing unit (CPU) 24; (ii) a first system bus 36 which connects the CPU 24 to system memory 32 so that the CPU 24 can read data from, and write data to, the system memory 32; (iii) a second syst...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	HOFMANN, RICHARD GERARD, BLAND, PATRICK MAURICE, BOURY, BECHARA FOUAD, AMINI, NADER, LOHMAN, TERENCE JOSEPH
Format:	Patent
Sprache:	ger
Schlagworte:	CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!