Verfahren zur Bewertung der dielektrischen Schicht nicht-flüchtiger EPROM, EEPROM und flash-EEPROM-Speicher

A method employing a test structure (10) identical to the memory array whose gate oxide quality is to be determined, except for the fact that the cells are connected electrically (13-15, 17, 18, 19-21) parallel to one another. The test structure is so stressed electrically as to extract electrons fr...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	RAVAZZI, LEONARDO, CAPPELLETTI, PAOLO GIUSEPPE
Format:	Patent
Sprache:	ger
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY INFORMATION STORAGE PHYSICS SEMICONDUCTOR DEVICES STATIC STORES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!