Verzögerungsfehler-Testvorrichtung

A test cell (12) provides boundary scan testing in an integrated circuit (10). The test cell (12) comprises two memories, a flip-flop (24) and a latch (26), for storing test data. A first multiplexer (22) selectively connects one of a plurality of inputs to the flip-flop (24). The input of the latch...

Ausführliche Beschreibung

Bibliographische Detailangaben

1. Verfasser:	WHETSEL, LEE D., PLANO, TEXAS 75025, US
Format:	Patent
Sprache:	ger
Schlagworte:	MEASURING MEASURING ELECTRIC VARIABLES MEASURING MAGNETIC VARIABLES PHYSICS TESTING
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!