LEITERPLATTE UND VERFAHREN ZU IHRER HERSTELLUNG
Die Leiterplatte (1) der vorliegenden Erfindung umfasst eine erste Keramikschicht (2), eine zweite Keramikschicht (3), die auf die erste Keramikschicht (2) laminiert ist, und eine erste Metallschicht (4), die zwischen der ersten Keramikschicht (2) und der zweiten Keramikschicht (3) angeordnet ist, u...
Gespeichert in:
| Hauptverfasser: | , , |
|---|---|
| Format: | Patent |
| Sprache: | ger |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | Inoue, Saori Miyata, Kenji Iwakiri, Shohji |
| description | Die Leiterplatte (1) der vorliegenden Erfindung umfasst eine erste Keramikschicht (2), eine zweite Keramikschicht (3), die auf die erste Keramikschicht (2) laminiert ist, und eine erste Metallschicht (4), die zwischen der ersten Keramikschicht (2) und der zweiten Keramikschicht (3) angeordnet ist, umfassend eine Metallschicht-Existenzzone (11), in der die erste Metallschicht (4) zwischen der ersten Keramikschicht und der zweiten Keramikschicht vorhanden ist, und eine Metallschicht-Nichtexistenzzone (12), in der keine erste Metallschicht zwischen der ersten Keramikschicht und der zweiten Keramikschicht vorhanden ist, wobei die erste Keramikschicht (2) und die zweite Keramikschicht (3) in der Metallschicht-Nichtexistenzzone (12) miteinander verbunden sind und die zweite Keramikschicht (3) eine poröse Bornitridschicht mit Hohlräumen ist, die mit einem gehärteten Material einer wärmehärtenden Zusammensetzung gefüllt sind.Das Verfahren zur Herstellung einer Leiterplatte der vorliegenden Erfindung umfasst einen Schritt des Anordnens einer zweiten Keramikplatte auf einer ersten Metallschicht eines ersten Laminats, das eine erste Keramikschicht und die erste Metallschicht, die auf die erste Keramikschicht laminiert ist, aufweist, und des Druckbeaufschlagens bei einem Druck von 1 bis 20 MPa für eine Druckbeaufschlagungszeit von 10 Minuten bis 30 Stunden unter Erhitzung auf eine Erhitzungstemperatur von 150 bis 260°C, und die zweite Keramikplatte ist eine poröse Bornitridplatte mit Hohlräumen, die mit einem halbgehärteten Material einer wärmehärtenden Zusammensetzung gefüllt sind. Die vorliegende Erfindung kann eine Leiterplatte mit Elektroden darin bereitstellen, die eine gute Wärmeleitfähigkeit und einen ausgezeichneten Spannungswiderstand aufweist, sowie ein Verfahren zur Herstellung derselben.
A circuit board having electrodes has good thermal conductivity and excellent voltage resistance and a method of producing the same. The circuit board includes a first ceramic layer, a second ceramic layer laminated thereon, and a first metal layer between the ceramic layers. The circuit board has a metal layer existing zone between the ceramic layers, and a metal layer non-existing zone having no metal layer between the ceramic layers. The ceramic layers join in the metal layer non-existing zone, and the second ceramic layer is a porous boron nitride layer having voids filled with a thermosetting composition cured material. The method includes disposing a second ceramic s |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE112022001828TT5</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE112022001828TT5</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE112022001828TT53</originalsourceid><addsrcrecordid>eNrjZND3cfUMcQ0K8HEMCXFVCPVzUQhzDXJz9Ahy9VOIClXwBDKCFDxcg4JDXH18Qv3ceRhY0xJzilN5oTQ3g5qba4izh25qQX58anFBYnJqXmpJvIuroaGRgZGRgYGhhZFFSIipMdEKAaS0KIs</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>LEITERPLATTE UND VERFAHREN ZU IHRER HERSTELLUNG</title><source>esp@cenet</source><creator>Inoue, Saori ; Miyata, Kenji ; Iwakiri, Shohji</creator><creatorcontrib>Inoue, Saori ; Miyata, Kenji ; Iwakiri, Shohji</creatorcontrib><description>Die Leiterplatte (1) der vorliegenden Erfindung umfasst eine erste Keramikschicht (2), eine zweite Keramikschicht (3), die auf die erste Keramikschicht (2) laminiert ist, und eine erste Metallschicht (4), die zwischen der ersten Keramikschicht (2) und der zweiten Keramikschicht (3) angeordnet ist, umfassend eine Metallschicht-Existenzzone (11), in der die erste Metallschicht (4) zwischen der ersten Keramikschicht und der zweiten Keramikschicht vorhanden ist, und eine Metallschicht-Nichtexistenzzone (12), in der keine erste Metallschicht zwischen der ersten Keramikschicht und der zweiten Keramikschicht vorhanden ist, wobei die erste Keramikschicht (2) und die zweite Keramikschicht (3) in der Metallschicht-Nichtexistenzzone (12) miteinander verbunden sind und die zweite Keramikschicht (3) eine poröse Bornitridschicht mit Hohlräumen ist, die mit einem gehärteten Material einer wärmehärtenden Zusammensetzung gefüllt sind.Das Verfahren zur Herstellung einer Leiterplatte der vorliegenden Erfindung umfasst einen Schritt des Anordnens einer zweiten Keramikplatte auf einer ersten Metallschicht eines ersten Laminats, das eine erste Keramikschicht und die erste Metallschicht, die auf die erste Keramikschicht laminiert ist, aufweist, und des Druckbeaufschlagens bei einem Druck von 1 bis 20 MPa für eine Druckbeaufschlagungszeit von 10 Minuten bis 30 Stunden unter Erhitzung auf eine Erhitzungstemperatur von 150 bis 260°C, und die zweite Keramikplatte ist eine poröse Bornitridplatte mit Hohlräumen, die mit einem halbgehärteten Material einer wärmehärtenden Zusammensetzung gefüllt sind. Die vorliegende Erfindung kann eine Leiterplatte mit Elektroden darin bereitstellen, die eine gute Wärmeleitfähigkeit und einen ausgezeichneten Spannungswiderstand aufweist, sowie ein Verfahren zur Herstellung derselben.
A circuit board having electrodes has good thermal conductivity and excellent voltage resistance and a method of producing the same. The circuit board includes a first ceramic layer, a second ceramic layer laminated thereon, and a first metal layer between the ceramic layers. The circuit board has a metal layer existing zone between the ceramic layers, and a metal layer non-existing zone having no metal layer between the ceramic layers. The ceramic layers join in the metal layer non-existing zone, and the second ceramic layer is a porous boron nitride layer having voids filled with a thermosetting composition cured material. The method includes disposing a second ceramic sheet on a first laminate metal layer including a first ceramic layer and the first metal layer laminated thereon, and pressurizing under heating. The second ceramic sheet is a porous boron nitride sheet having voids filled with a thermosetting composition semi-cured material.</description><language>ger</language><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; LAYERED PRODUCTS ; LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT ORNON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM ; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS ; PERFORMING OPERATIONS ; PRINTED CIRCUITS ; TRANSPORTING</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240111&DB=EPODOC&CC=DE&NR=112022001828T5$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240111&DB=EPODOC&CC=DE&NR=112022001828T5$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Inoue, Saori</creatorcontrib><creatorcontrib>Miyata, Kenji</creatorcontrib><creatorcontrib>Iwakiri, Shohji</creatorcontrib><title>LEITERPLATTE UND VERFAHREN ZU IHRER HERSTELLUNG</title><description>Die Leiterplatte (1) der vorliegenden Erfindung umfasst eine erste Keramikschicht (2), eine zweite Keramikschicht (3), die auf die erste Keramikschicht (2) laminiert ist, und eine erste Metallschicht (4), die zwischen der ersten Keramikschicht (2) und der zweiten Keramikschicht (3) angeordnet ist, umfassend eine Metallschicht-Existenzzone (11), in der die erste Metallschicht (4) zwischen der ersten Keramikschicht und der zweiten Keramikschicht vorhanden ist, und eine Metallschicht-Nichtexistenzzone (12), in der keine erste Metallschicht zwischen der ersten Keramikschicht und der zweiten Keramikschicht vorhanden ist, wobei die erste Keramikschicht (2) und die zweite Keramikschicht (3) in der Metallschicht-Nichtexistenzzone (12) miteinander verbunden sind und die zweite Keramikschicht (3) eine poröse Bornitridschicht mit Hohlräumen ist, die mit einem gehärteten Material einer wärmehärtenden Zusammensetzung gefüllt sind.Das Verfahren zur Herstellung einer Leiterplatte der vorliegenden Erfindung umfasst einen Schritt des Anordnens einer zweiten Keramikplatte auf einer ersten Metallschicht eines ersten Laminats, das eine erste Keramikschicht und die erste Metallschicht, die auf die erste Keramikschicht laminiert ist, aufweist, und des Druckbeaufschlagens bei einem Druck von 1 bis 20 MPa für eine Druckbeaufschlagungszeit von 10 Minuten bis 30 Stunden unter Erhitzung auf eine Erhitzungstemperatur von 150 bis 260°C, und die zweite Keramikplatte ist eine poröse Bornitridplatte mit Hohlräumen, die mit einem halbgehärteten Material einer wärmehärtenden Zusammensetzung gefüllt sind. Die vorliegende Erfindung kann eine Leiterplatte mit Elektroden darin bereitstellen, die eine gute Wärmeleitfähigkeit und einen ausgezeichneten Spannungswiderstand aufweist, sowie ein Verfahren zur Herstellung derselben.
A circuit board having electrodes has good thermal conductivity and excellent voltage resistance and a method of producing the same. The circuit board includes a first ceramic layer, a second ceramic layer laminated thereon, and a first metal layer between the ceramic layers. The circuit board has a metal layer existing zone between the ceramic layers, and a metal layer non-existing zone having no metal layer between the ceramic layers. The ceramic layers join in the metal layer non-existing zone, and the second ceramic layer is a porous boron nitride layer having voids filled with a thermosetting composition cured material. The method includes disposing a second ceramic sheet on a first laminate metal layer including a first ceramic layer and the first metal layer laminated thereon, and pressurizing under heating. The second ceramic sheet is a porous boron nitride sheet having voids filled with a thermosetting composition semi-cured material.</description><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</subject><subject>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>LAYERED PRODUCTS</subject><subject>LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT ORNON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM</subject><subject>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</subject><subject>PERFORMING OPERATIONS</subject><subject>PRINTED CIRCUITS</subject><subject>TRANSPORTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZND3cfUMcQ0K8HEMCXFVCPVzUQhzDXJz9Ahy9VOIClXwBDKCFDxcg4JDXH18Qv3ceRhY0xJzilN5oTQ3g5qba4izh25qQX58anFBYnJqXmpJvIuroaGRgZGRgYGhhZFFSIipMdEKAaS0KIs</recordid><startdate>20240111</startdate><enddate>20240111</enddate><creator>Inoue, Saori</creator><creator>Miyata, Kenji</creator><creator>Iwakiri, Shohji</creator><scope>EVB</scope></search><sort><creationdate>20240111</creationdate><title>LEITERPLATTE UND VERFAHREN ZU IHRER HERSTELLUNG</title><author>Inoue, Saori ; Miyata, Kenji ; Iwakiri, Shohji</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE112022001828TT53</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2024</creationdate><topic>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</topic><topic>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>LAYERED PRODUCTS</topic><topic>LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT ORNON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM</topic><topic>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</topic><topic>PERFORMING OPERATIONS</topic><topic>PRINTED CIRCUITS</topic><topic>TRANSPORTING</topic><toplevel>online_resources</toplevel><creatorcontrib>Inoue, Saori</creatorcontrib><creatorcontrib>Miyata, Kenji</creatorcontrib><creatorcontrib>Iwakiri, Shohji</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Inoue, Saori</au><au>Miyata, Kenji</au><au>Iwakiri, Shohji</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>LEITERPLATTE UND VERFAHREN ZU IHRER HERSTELLUNG</title><date>2024-01-11</date><risdate>2024</risdate><abstract>Die Leiterplatte (1) der vorliegenden Erfindung umfasst eine erste Keramikschicht (2), eine zweite Keramikschicht (3), die auf die erste Keramikschicht (2) laminiert ist, und eine erste Metallschicht (4), die zwischen der ersten Keramikschicht (2) und der zweiten Keramikschicht (3) angeordnet ist, umfassend eine Metallschicht-Existenzzone (11), in der die erste Metallschicht (4) zwischen der ersten Keramikschicht und der zweiten Keramikschicht vorhanden ist, und eine Metallschicht-Nichtexistenzzone (12), in der keine erste Metallschicht zwischen der ersten Keramikschicht und der zweiten Keramikschicht vorhanden ist, wobei die erste Keramikschicht (2) und die zweite Keramikschicht (3) in der Metallschicht-Nichtexistenzzone (12) miteinander verbunden sind und die zweite Keramikschicht (3) eine poröse Bornitridschicht mit Hohlräumen ist, die mit einem gehärteten Material einer wärmehärtenden Zusammensetzung gefüllt sind.Das Verfahren zur Herstellung einer Leiterplatte der vorliegenden Erfindung umfasst einen Schritt des Anordnens einer zweiten Keramikplatte auf einer ersten Metallschicht eines ersten Laminats, das eine erste Keramikschicht und die erste Metallschicht, die auf die erste Keramikschicht laminiert ist, aufweist, und des Druckbeaufschlagens bei einem Druck von 1 bis 20 MPa für eine Druckbeaufschlagungszeit von 10 Minuten bis 30 Stunden unter Erhitzung auf eine Erhitzungstemperatur von 150 bis 260°C, und die zweite Keramikplatte ist eine poröse Bornitridplatte mit Hohlräumen, die mit einem halbgehärteten Material einer wärmehärtenden Zusammensetzung gefüllt sind. Die vorliegende Erfindung kann eine Leiterplatte mit Elektroden darin bereitstellen, die eine gute Wärmeleitfähigkeit und einen ausgezeichneten Spannungswiderstand aufweist, sowie ein Verfahren zur Herstellung derselben.
A circuit board having electrodes has good thermal conductivity and excellent voltage resistance and a method of producing the same. The circuit board includes a first ceramic layer, a second ceramic layer laminated thereon, and a first metal layer between the ceramic layers. The circuit board has a metal layer existing zone between the ceramic layers, and a metal layer non-existing zone having no metal layer between the ceramic layers. The ceramic layers join in the metal layer non-existing zone, and the second ceramic layer is a porous boron nitride layer having voids filled with a thermosetting composition cured material. The method includes disposing a second ceramic sheet on a first laminate metal layer including a first ceramic layer and the first metal layer laminated thereon, and pressurizing under heating. The second ceramic sheet is a porous boron nitride sheet having voids filled with a thermosetting composition semi-cured material.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | ger |
| recordid | cdi_epo_espacenet_DE112022001828TT5 |
| source | esp@cenet |
| subjects | CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ELECTRICITY LAYERED PRODUCTS LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT ORNON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS PERFORMING OPERATIONS PRINTED CIRCUITS TRANSPORTING |
| title | LEITERPLATTE UND VERFAHREN ZU IHRER HERSTELLUNG |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-09T07%3A25%3A52IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Inoue,%20Saori&rft.date=2024-01-11&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE112022001828TT5%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |