Halbleitermodule
Halbleitermodul (1, 41, 51), das Folgendes aufweist:- einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und- einen ersten und einen zweiten externen Anschluss (T1a, T2k, T2a), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von de...
Gespeichert in:
| Hauptverfasser: | , , |
|---|---|
| Format: | Patent |
| Sprache: | ger |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | Yano, Shinya Nakayama, Yasushi Kinouchi, Shinichi |
| description | Halbleitermodul (1, 41, 51), das Folgendes aufweist:- einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und- einen ersten und einen zweiten externen Anschluss (T1a, T2k, T2a), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von dem ersten bis N-ten Halbleiterchip (C1, C2) Folgendes aufweist:- ein schaltendes Element (2),- einen ersten internen Anschluss und einen zweiten internen Anschluss (P1a, P2a, P1k, P2k) und- ein eine Temperatur detektierendes Element (3), das zwischen den ersten internen Anschluss und den zweiten internen Anschluss (P1a, P2a, P1k, P2k) geschaltet ist und einen Widerstandswert aufweist, der sich gemäß der Temperatur des schaltenden Elements (2) ändert,wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem ersten externen Anschluss (T1a) verbunden ist,wobei der zweite interne Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) mit dem zweiten externen Anschluss (T2k, T2a) verbunden ist, wobei n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, und einer von dem ersten und dem zweiten internen Anschluss (P1a, P1k) eines n-ten Halbleiterchips (C1) und einer von dem ersten und dem zweiten internen Anschluss (P2a, P2k) eines (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind, und wobeidas Halbleitermodul (1, 41, 51) ferner einen streifenartigen Verdrahtungsbereich (23A, 25A) aufweist, der an den n-ten und (n+1)-ten Halbleiterchip (C1, C2) und räumlich zwischen den ersten und zweiten internen Anschlüssen (P1a, P2a, P1k, P2k) des n-ten und (n+1)-ten Halbleiterchips (C1, C2) und den ersten und zweiten externen Anschlüssen (T1a, T2k, T2a) in einer Richtung parallel zu einer ersten Oberfläche angeordnet und von der Leiterschicht (22A) isoliert ist, und wobei einer des ersten und zweiten internen Anschlusses (P1a, P1k) des n-ten Halbleiterchips (C1) und einer des ersten und zweiten internen Anschlusses (P2a, P2k) des (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (23A, 25A) verbunden sind.
In a semiconductor module, first and second semiconductor chips each include a transistor and a temperature-detecting diode connected between first and second control pads. The first control pad of the first semiconductor chip is connected to a first control terminal, the second control pad of the first semiconductor chip and the first control pad of the second semiconductor chip ar |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE112017001729B4</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE112017001729B4</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE112017001729B43</originalsourceid><addsrcrecordid>eNrjZBDwSMxJyknNLEktys1PKc1J5WFgTUvMKU7lhdLcDKpuriHOHrqpBfnxqcUFicmpeakl8S6uhoZGBobmBkBsZOlkYkysOgCztiD5</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Halbleitermodule</title><source>esp@cenet</source><creator>Yano, Shinya ; Nakayama, Yasushi ; Kinouchi, Shinichi</creator><creatorcontrib>Yano, Shinya ; Nakayama, Yasushi ; Kinouchi, Shinichi</creatorcontrib><description>Halbleitermodul (1, 41, 51), das Folgendes aufweist:- einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und- einen ersten und einen zweiten externen Anschluss (T1a, T2k, T2a), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von dem ersten bis N-ten Halbleiterchip (C1, C2) Folgendes aufweist:- ein schaltendes Element (2),- einen ersten internen Anschluss und einen zweiten internen Anschluss (P1a, P2a, P1k, P2k) und- ein eine Temperatur detektierendes Element (3), das zwischen den ersten internen Anschluss und den zweiten internen Anschluss (P1a, P2a, P1k, P2k) geschaltet ist und einen Widerstandswert aufweist, der sich gemäß der Temperatur des schaltenden Elements (2) ändert,wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem ersten externen Anschluss (T1a) verbunden ist,wobei der zweite interne Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) mit dem zweiten externen Anschluss (T2k, T2a) verbunden ist, wobei n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, und einer von dem ersten und dem zweiten internen Anschluss (P1a, P1k) eines n-ten Halbleiterchips (C1) und einer von dem ersten und dem zweiten internen Anschluss (P2a, P2k) eines (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind, und wobeidas Halbleitermodul (1, 41, 51) ferner einen streifenartigen Verdrahtungsbereich (23A, 25A) aufweist, der an den n-ten und (n+1)-ten Halbleiterchip (C1, C2) und räumlich zwischen den ersten und zweiten internen Anschlüssen (P1a, P2a, P1k, P2k) des n-ten und (n+1)-ten Halbleiterchips (C1, C2) und den ersten und zweiten externen Anschlüssen (T1a, T2k, T2a) in einer Richtung parallel zu einer ersten Oberfläche angeordnet und von der Leiterschicht (22A) isoliert ist, und wobei einer des ersten und zweiten internen Anschlusses (P1a, P1k) des n-ten Halbleiterchips (C1) und einer des ersten und zweiten internen Anschlusses (P2a, P2k) des (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (23A, 25A) verbunden sind.
In a semiconductor module, first and second semiconductor chips each include a transistor and a temperature-detecting diode connected between first and second control pads. The first control pad of the first semiconductor chip is connected to a first control terminal, the second control pad of the first semiconductor chip and the first control pad of the second semiconductor chip are connected to a second control terminal, and the second control pad of the second semiconductor chip is connected to a third control terminal.</description><language>ger</language><subject>APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS ; BASIC ELECTRIC ELEMENTS ; CONTROL OR REGULATION THEREOF ; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER ; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; GENERATION ; MEASURING ; MEASURING QUANTITY OF HEAT ; MEASURING TEMPERATURE ; PHYSICS ; SEMICONDUCTOR DEVICES ; TESTING ; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20221103&DB=EPODOC&CC=DE&NR=112017001729B4$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20221103&DB=EPODOC&CC=DE&NR=112017001729B4$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Yano, Shinya</creatorcontrib><creatorcontrib>Nakayama, Yasushi</creatorcontrib><creatorcontrib>Kinouchi, Shinichi</creatorcontrib><title>Halbleitermodule</title><description>Halbleitermodul (1, 41, 51), das Folgendes aufweist:- einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und- einen ersten und einen zweiten externen Anschluss (T1a, T2k, T2a), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von dem ersten bis N-ten Halbleiterchip (C1, C2) Folgendes aufweist:- ein schaltendes Element (2),- einen ersten internen Anschluss und einen zweiten internen Anschluss (P1a, P2a, P1k, P2k) und- ein eine Temperatur detektierendes Element (3), das zwischen den ersten internen Anschluss und den zweiten internen Anschluss (P1a, P2a, P1k, P2k) geschaltet ist und einen Widerstandswert aufweist, der sich gemäß der Temperatur des schaltenden Elements (2) ändert,wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem ersten externen Anschluss (T1a) verbunden ist,wobei der zweite interne Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) mit dem zweiten externen Anschluss (T2k, T2a) verbunden ist, wobei n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, und einer von dem ersten und dem zweiten internen Anschluss (P1a, P1k) eines n-ten Halbleiterchips (C1) und einer von dem ersten und dem zweiten internen Anschluss (P2a, P2k) eines (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind, und wobeidas Halbleitermodul (1, 41, 51) ferner einen streifenartigen Verdrahtungsbereich (23A, 25A) aufweist, der an den n-ten und (n+1)-ten Halbleiterchip (C1, C2) und räumlich zwischen den ersten und zweiten internen Anschlüssen (P1a, P2a, P1k, P2k) des n-ten und (n+1)-ten Halbleiterchips (C1, C2) und den ersten und zweiten externen Anschlüssen (T1a, T2k, T2a) in einer Richtung parallel zu einer ersten Oberfläche angeordnet und von der Leiterschicht (22A) isoliert ist, und wobei einer des ersten und zweiten internen Anschlusses (P1a, P1k) des n-ten Halbleiterchips (C1) und einer des ersten und zweiten internen Anschlusses (P2a, P2k) des (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (23A, 25A) verbunden sind.
In a semiconductor module, first and second semiconductor chips each include a transistor and a temperature-detecting diode connected between first and second control pads. The first control pad of the first semiconductor chip is connected to a first control terminal, the second control pad of the first semiconductor chip and the first control pad of the second semiconductor chip are connected to a second control terminal, and the second control pad of the second semiconductor chip is connected to a third control terminal.</description><subject>APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS</subject><subject>BASIC ELECTRIC ELEMENTS</subject><subject>CONTROL OR REGULATION THEREOF</subject><subject>CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER</subject><subject>CONVERSION OR DISTRIBUTION OF ELECTRIC POWER</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>GENERATION</subject><subject>MEASURING</subject><subject>MEASURING QUANTITY OF HEAT</subject><subject>MEASURING TEMPERATURE</subject><subject>PHYSICS</subject><subject>SEMICONDUCTOR DEVICES</subject><subject>TESTING</subject><subject>THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBDwSMxJyknNLEktys1PKc1J5WFgTUvMKU7lhdLcDKpuriHOHrqpBfnxqcUFicmpeakl8S6uhoZGBobmBkBsZOlkYkysOgCztiD5</recordid><startdate>20221103</startdate><enddate>20221103</enddate><creator>Yano, Shinya</creator><creator>Nakayama, Yasushi</creator><creator>Kinouchi, Shinichi</creator><scope>EVB</scope></search><sort><creationdate>20221103</creationdate><title>Halbleitermodule</title><author>Yano, Shinya ; Nakayama, Yasushi ; Kinouchi, Shinichi</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE112017001729B43</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2022</creationdate><topic>APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS</topic><topic>BASIC ELECTRIC ELEMENTS</topic><topic>CONTROL OR REGULATION THEREOF</topic><topic>CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER</topic><topic>CONVERSION OR DISTRIBUTION OF ELECTRIC POWER</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>GENERATION</topic><topic>MEASURING</topic><topic>MEASURING QUANTITY OF HEAT</topic><topic>MEASURING TEMPERATURE</topic><topic>PHYSICS</topic><topic>SEMICONDUCTOR DEVICES</topic><topic>TESTING</topic><topic>THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR</topic><toplevel>online_resources</toplevel><creatorcontrib>Yano, Shinya</creatorcontrib><creatorcontrib>Nakayama, Yasushi</creatorcontrib><creatorcontrib>Kinouchi, Shinichi</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Yano, Shinya</au><au>Nakayama, Yasushi</au><au>Kinouchi, Shinichi</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Halbleitermodule</title><date>2022-11-03</date><risdate>2022</risdate><abstract>Halbleitermodul (1, 41, 51), das Folgendes aufweist:- einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und- einen ersten und einen zweiten externen Anschluss (T1a, T2k, T2a), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von dem ersten bis N-ten Halbleiterchip (C1, C2) Folgendes aufweist:- ein schaltendes Element (2),- einen ersten internen Anschluss und einen zweiten internen Anschluss (P1a, P2a, P1k, P2k) und- ein eine Temperatur detektierendes Element (3), das zwischen den ersten internen Anschluss und den zweiten internen Anschluss (P1a, P2a, P1k, P2k) geschaltet ist und einen Widerstandswert aufweist, der sich gemäß der Temperatur des schaltenden Elements (2) ändert,wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem ersten externen Anschluss (T1a) verbunden ist,wobei der zweite interne Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) mit dem zweiten externen Anschluss (T2k, T2a) verbunden ist, wobei n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, und einer von dem ersten und dem zweiten internen Anschluss (P1a, P1k) eines n-ten Halbleiterchips (C1) und einer von dem ersten und dem zweiten internen Anschluss (P2a, P2k) eines (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind, und wobeidas Halbleitermodul (1, 41, 51) ferner einen streifenartigen Verdrahtungsbereich (23A, 25A) aufweist, der an den n-ten und (n+1)-ten Halbleiterchip (C1, C2) und räumlich zwischen den ersten und zweiten internen Anschlüssen (P1a, P2a, P1k, P2k) des n-ten und (n+1)-ten Halbleiterchips (C1, C2) und den ersten und zweiten externen Anschlüssen (T1a, T2k, T2a) in einer Richtung parallel zu einer ersten Oberfläche angeordnet und von der Leiterschicht (22A) isoliert ist, und wobei einer des ersten und zweiten internen Anschlusses (P1a, P1k) des n-ten Halbleiterchips (C1) und einer des ersten und zweiten internen Anschlusses (P2a, P2k) des (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (23A, 25A) verbunden sind.
In a semiconductor module, first and second semiconductor chips each include a transistor and a temperature-detecting diode connected between first and second control pads. The first control pad of the first semiconductor chip is connected to a first control terminal, the second control pad of the first semiconductor chip and the first control pad of the second semiconductor chip are connected to a second control terminal, and the second control pad of the second semiconductor chip is connected to a third control terminal.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | ger |
| recordid | cdi_epo_espacenet_DE112017001729B4 |
| source | esp@cenet |
| subjects | APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS BASIC ELECTRIC ELEMENTS CONTROL OR REGULATION THEREOF CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER CONVERSION OR DISTRIBUTION OF ELECTRIC POWER ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY GENERATION MEASURING MEASURING QUANTITY OF HEAT MEASURING TEMPERATURE PHYSICS SEMICONDUCTOR DEVICES TESTING THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR |
| title | Halbleitermodule |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-09T01%3A52%3A25IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Yano,%20Shinya&rft.date=2022-11-03&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE112017001729B4%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |