Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung
Verfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung, wobei das Verfahren zumindest die folgenden Schritte umfasst: a) Speichern von mehreren Testmustern in Registern einer Anzahl von mehreren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung;...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | THALMANN, ERWIN |
description | Verfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung, wobei das Verfahren zumindest die folgenden Schritte umfasst: a) Speichern von mehreren Testmustern in Registern einer Anzahl von mehreren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung; b) Auswählen mindestens eines zu aktivierenden Registers (102a, 102b, 102c, 102d) aus der Anzahl von Registern der digitalen Speicherschaltung und c) Testen der mindestens einen Speichereinheit mittels des in dem ausgewählten Register (102a, 102b, 102c, 102d) gespeicherten Testmusters, dadurch gekennzeichnet, - dass das Auswählen des Registers mit Hilfe einer Auswahleinheit (105) durchgeführt wird, welche eine logische Verknüpfungseinheit (110) zur logischen Verknüpfung von mindestens zwei zugeführten Adressierungssignalen (CSL0, CSL1) umfasst, und - dass zum Auswählen des Registers (102a, 102b, 102c, 102d) mittels der logischen Verknüpfungseinheit (110) mindestens zwei Adressierungssignale (CSL0, CSL1) miteinander verknüpft werden, die der logischen Verknüpfungseinheit (110) über mit vorhandenen externen Anschlusseinheiten der digitalen Speicherschaltung verbundene Adressierungsleitungen (107S) zugeführt werden, welche in der digitalen Speicherschaltung zur Adressierung der mindestens einen Speichereinheit vorhanden sind.
A testing procedure for at least one storage unit (101) involves the procedural step of selecting the at least one register (102) to be activated by means of a selection unit (105) to which is supplied the activation signal. An Independent claim is given for a circuit arrangement for testing a storage unit in a digital circuit. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE10223167B4</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE10223167B4</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE10223167B43</originalsourceid><addsrcrecordid>eNqNi0EOgjAURLtxYdQ7fA9gImBkr2LcQ3BJmjLQJvW3KcWFp7ckHsDVZN6bWYtnizBIHcA0c0-tC8EoHWce6TO_qMEUk3o7ptojGQQY1jALNUypIFBvRhOlTahWWtrlvRWrQdoJu19uxP5eNdfHAd51mLxUYMTuVmXHPC-yc3k5Ff9svpA1Ojk</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung</title><source>esp@cenet</source><creator>THALMANN, ERWIN</creator><creatorcontrib>THALMANN, ERWIN</creatorcontrib><description>Verfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung, wobei das Verfahren zumindest die folgenden Schritte umfasst: a) Speichern von mehreren Testmustern in Registern einer Anzahl von mehreren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung; b) Auswählen mindestens eines zu aktivierenden Registers (102a, 102b, 102c, 102d) aus der Anzahl von Registern der digitalen Speicherschaltung und c) Testen der mindestens einen Speichereinheit mittels des in dem ausgewählten Register (102a, 102b, 102c, 102d) gespeicherten Testmusters, dadurch gekennzeichnet, - dass das Auswählen des Registers mit Hilfe einer Auswahleinheit (105) durchgeführt wird, welche eine logische Verknüpfungseinheit (110) zur logischen Verknüpfung von mindestens zwei zugeführten Adressierungssignalen (CSL0, CSL1) umfasst, und - dass zum Auswählen des Registers (102a, 102b, 102c, 102d) mittels der logischen Verknüpfungseinheit (110) mindestens zwei Adressierungssignale (CSL0, CSL1) miteinander verknüpft werden, die der logischen Verknüpfungseinheit (110) über mit vorhandenen externen Anschlusseinheiten der digitalen Speicherschaltung verbundene Adressierungsleitungen (107S) zugeführt werden, welche in der digitalen Speicherschaltung zur Adressierung der mindestens einen Speichereinheit vorhanden sind.
A testing procedure for at least one storage unit (101) involves the procedural step of selecting the at least one register (102) to be activated by means of a selection unit (105) to which is supplied the activation signal. An Independent claim is given for a circuit arrangement for testing a storage unit in a digital circuit.</description><language>ger</language><subject>INFORMATION STORAGE ; PHYSICS ; STATIC STORES</subject><creationdate>2015</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20151105&DB=EPODOC&CC=DE&NR=10223167B4$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20151105&DB=EPODOC&CC=DE&NR=10223167B4$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>THALMANN, ERWIN</creatorcontrib><title>Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung</title><description>Verfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung, wobei das Verfahren zumindest die folgenden Schritte umfasst: a) Speichern von mehreren Testmustern in Registern einer Anzahl von mehreren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung; b) Auswählen mindestens eines zu aktivierenden Registers (102a, 102b, 102c, 102d) aus der Anzahl von Registern der digitalen Speicherschaltung und c) Testen der mindestens einen Speichereinheit mittels des in dem ausgewählten Register (102a, 102b, 102c, 102d) gespeicherten Testmusters, dadurch gekennzeichnet, - dass das Auswählen des Registers mit Hilfe einer Auswahleinheit (105) durchgeführt wird, welche eine logische Verknüpfungseinheit (110) zur logischen Verknüpfung von mindestens zwei zugeführten Adressierungssignalen (CSL0, CSL1) umfasst, und - dass zum Auswählen des Registers (102a, 102b, 102c, 102d) mittels der logischen Verknüpfungseinheit (110) mindestens zwei Adressierungssignale (CSL0, CSL1) miteinander verknüpft werden, die der logischen Verknüpfungseinheit (110) über mit vorhandenen externen Anschlusseinheiten der digitalen Speicherschaltung verbundene Adressierungsleitungen (107S) zugeführt werden, welche in der digitalen Speicherschaltung zur Adressierung der mindestens einen Speichereinheit vorhanden sind.
A testing procedure for at least one storage unit (101) involves the procedural step of selecting the at least one register (102) to be activated by means of a selection unit (105) to which is supplied the activation signal. An Independent claim is given for a circuit arrangement for testing a storage unit in a digital circuit.</description><subject>INFORMATION STORAGE</subject><subject>PHYSICS</subject><subject>STATIC STORES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2015</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNi0EOgjAURLtxYdQ7fA9gImBkr2LcQ3BJmjLQJvW3KcWFp7ckHsDVZN6bWYtnizBIHcA0c0-tC8EoHWce6TO_qMEUk3o7ptojGQQY1jALNUypIFBvRhOlTahWWtrlvRWrQdoJu19uxP5eNdfHAd51mLxUYMTuVmXHPC-yc3k5Ff9svpA1Ojk</recordid><startdate>20151105</startdate><enddate>20151105</enddate><creator>THALMANN, ERWIN</creator><scope>EVB</scope></search><sort><creationdate>20151105</creationdate><title>Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung</title><author>THALMANN, ERWIN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE10223167B43</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2015</creationdate><topic>INFORMATION STORAGE</topic><topic>PHYSICS</topic><topic>STATIC STORES</topic><toplevel>online_resources</toplevel><creatorcontrib>THALMANN, ERWIN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>THALMANN, ERWIN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung</title><date>2015-11-05</date><risdate>2015</risdate><abstract>Verfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung, wobei das Verfahren zumindest die folgenden Schritte umfasst: a) Speichern von mehreren Testmustern in Registern einer Anzahl von mehreren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung; b) Auswählen mindestens eines zu aktivierenden Registers (102a, 102b, 102c, 102d) aus der Anzahl von Registern der digitalen Speicherschaltung und c) Testen der mindestens einen Speichereinheit mittels des in dem ausgewählten Register (102a, 102b, 102c, 102d) gespeicherten Testmusters, dadurch gekennzeichnet, - dass das Auswählen des Registers mit Hilfe einer Auswahleinheit (105) durchgeführt wird, welche eine logische Verknüpfungseinheit (110) zur logischen Verknüpfung von mindestens zwei zugeführten Adressierungssignalen (CSL0, CSL1) umfasst, und - dass zum Auswählen des Registers (102a, 102b, 102c, 102d) mittels der logischen Verknüpfungseinheit (110) mindestens zwei Adressierungssignale (CSL0, CSL1) miteinander verknüpft werden, die der logischen Verknüpfungseinheit (110) über mit vorhandenen externen Anschlusseinheiten der digitalen Speicherschaltung verbundene Adressierungsleitungen (107S) zugeführt werden, welche in der digitalen Speicherschaltung zur Adressierung der mindestens einen Speichereinheit vorhanden sind.
A testing procedure for at least one storage unit (101) involves the procedural step of selecting the at least one register (102) to be activated by means of a selection unit (105) to which is supplied the activation signal. An Independent claim is given for a circuit arrangement for testing a storage unit in a digital circuit.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | ger |
recordid | cdi_epo_espacenet_DE10223167B4 |
source | esp@cenet |
subjects | INFORMATION STORAGE PHYSICS STATIC STORES |
title | Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-10T18%3A10%3A09IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=THALMANN,%20ERWIN&rft.date=2015-11-05&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE10223167B4%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |