DATENVERARBEITUNGSEINHEIT MIT TRANSPARENTEM ROOT-KOMPLEX

Ein Rechengerät beinhaltet eine Zentraleinheit (CPU) und einen mit der CPU und einem ersten Peripheriekomponentenbus verbundenen Root-Komplex, der mindestens einen ersten nachgeschalteten Port zum Verbinden mit mindestens einer Peripherievorrichtung aufweist. Schaltlogik hat einen vorgeschalteten Po...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Liss, Liran, Burstein, Idan, Loulou, Rabia, Katoa, Tzuriel
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Liss, Liran
Burstein, Idan
Loulou, Rabia
Katoa, Tzuriel
description Ein Rechengerät beinhaltet eine Zentraleinheit (CPU) und einen mit der CPU und einem ersten Peripheriekomponentenbus verbundenen Root-Komplex, der mindestens einen ersten nachgeschalteten Port zum Verbinden mit mindestens einer Peripherievorrichtung aufweist. Schaltlogik hat einen vorgeschalteten Port zum Verbinden mit einem zweiten nachgeschalteten Port auf einem zweiten Peripheriekomponentenbus eines Host-Computers und ist mit dem Root-Komplex verbunden, so dass die Schaltlogik, wenn eine Peripherievorrichtung mit dem ersten nachgeschalteten Port auf dem ersten Peripheriekomponentenbus verbunden ist, dem Host-Computer die Peripherievorrichtung in einem Adressraum des zweiten Peripheriekomponentenbusses präsentiert. Computing apparatus includes a central processing unit (CPU) and a root complex connected to the CPU and to a first peripheral component bus, which has at least a first downstream port for connection to at least one peripheral device. Switching logic has an upstream port for connection to a second downstream port on a second peripheral component bus of a host computer, and is connected to the root complex so that when a peripheral device is connected to the first downstream port on the first peripheral component bus, the switching logic presents the peripheral device to the host computer in an address space of the second peripheral component bus.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102023210733A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102023210733A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102023210733A13</originalsourceid><addsrcrecordid>eNrjZLBwcQxx9QtzDXIMcnL1DAn1cw929fTzADIVfIE4JMjRLzjAMcjVL8TVVyHI3z9E19vfN8DHNYKHgTUtMac4lRdKczOourmGOHvophbkx6cWFyQmp-allsS7uBoaGBkYGRsZGpgbGzsaGhOrDgD4RSqb</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>DATENVERARBEITUNGSEINHEIT MIT TRANSPARENTEM ROOT-KOMPLEX</title><source>esp@cenet</source><creator>Liss, Liran ; Burstein, Idan ; Loulou, Rabia ; Katoa, Tzuriel</creator><creatorcontrib>Liss, Liran ; Burstein, Idan ; Loulou, Rabia ; Katoa, Tzuriel</creatorcontrib><description>Ein Rechengerät beinhaltet eine Zentraleinheit (CPU) und einen mit der CPU und einem ersten Peripheriekomponentenbus verbundenen Root-Komplex, der mindestens einen ersten nachgeschalteten Port zum Verbinden mit mindestens einer Peripherievorrichtung aufweist. Schaltlogik hat einen vorgeschalteten Port zum Verbinden mit einem zweiten nachgeschalteten Port auf einem zweiten Peripheriekomponentenbus eines Host-Computers und ist mit dem Root-Komplex verbunden, so dass die Schaltlogik, wenn eine Peripherievorrichtung mit dem ersten nachgeschalteten Port auf dem ersten Peripheriekomponentenbus verbunden ist, dem Host-Computer die Peripherievorrichtung in einem Adressraum des zweiten Peripheriekomponentenbusses präsentiert. Computing apparatus includes a central processing unit (CPU) and a root complex connected to the CPU and to a first peripheral component bus, which has at least a first downstream port for connection to at least one peripheral device. Switching logic has an upstream port for connection to a second downstream port on a second peripheral component bus of a host computer, and is connected to the root complex so that when a peripheral device is connected to the first downstream port on the first peripheral component bus, the switching logic presents the peripheral device to the host computer in an address space of the second peripheral component bus.</description><language>ger</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC COMMUNICATION TECHNIQUE ; ELECTRIC DIGITAL DATA PROCESSING ; ELECTRICITY ; PHYSICS ; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240502&amp;DB=EPODOC&amp;CC=DE&amp;NR=102023210733A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240502&amp;DB=EPODOC&amp;CC=DE&amp;NR=102023210733A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Liss, Liran</creatorcontrib><creatorcontrib>Burstein, Idan</creatorcontrib><creatorcontrib>Loulou, Rabia</creatorcontrib><creatorcontrib>Katoa, Tzuriel</creatorcontrib><title>DATENVERARBEITUNGSEINHEIT MIT TRANSPARENTEM ROOT-KOMPLEX</title><description>Ein Rechengerät beinhaltet eine Zentraleinheit (CPU) und einen mit der CPU und einem ersten Peripheriekomponentenbus verbundenen Root-Komplex, der mindestens einen ersten nachgeschalteten Port zum Verbinden mit mindestens einer Peripherievorrichtung aufweist. Schaltlogik hat einen vorgeschalteten Port zum Verbinden mit einem zweiten nachgeschalteten Port auf einem zweiten Peripheriekomponentenbus eines Host-Computers und ist mit dem Root-Komplex verbunden, so dass die Schaltlogik, wenn eine Peripherievorrichtung mit dem ersten nachgeschalteten Port auf dem ersten Peripheriekomponentenbus verbunden ist, dem Host-Computer die Peripherievorrichtung in einem Adressraum des zweiten Peripheriekomponentenbusses präsentiert. Computing apparatus includes a central processing unit (CPU) and a root complex connected to the CPU and to a first peripheral component bus, which has at least a first downstream port for connection to at least one peripheral device. Switching logic has an upstream port for connection to a second downstream port on a second peripheral component bus of a host computer, and is connected to the root complex so that when a peripheral device is connected to the first downstream port on the first peripheral component bus, the switching logic presents the peripheral device to the host computer in an address space of the second peripheral component bus.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC COMMUNICATION TECHNIQUE</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>ELECTRICITY</subject><subject>PHYSICS</subject><subject>TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLBwcQxx9QtzDXIMcnL1DAn1cw929fTzADIVfIE4JMjRLzjAMcjVL8TVVyHI3z9E19vfN8DHNYKHgTUtMac4lRdKczOourmGOHvophbkx6cWFyQmp-allsS7uBoaGBkYGRsZGpgbGzsaGhOrDgD4RSqb</recordid><startdate>20240502</startdate><enddate>20240502</enddate><creator>Liss, Liran</creator><creator>Burstein, Idan</creator><creator>Loulou, Rabia</creator><creator>Katoa, Tzuriel</creator><scope>EVB</scope></search><sort><creationdate>20240502</creationdate><title>DATENVERARBEITUNGSEINHEIT MIT TRANSPARENTEM ROOT-KOMPLEX</title><author>Liss, Liran ; Burstein, Idan ; Loulou, Rabia ; Katoa, Tzuriel</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102023210733A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2024</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC COMMUNICATION TECHNIQUE</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>ELECTRICITY</topic><topic>PHYSICS</topic><topic>TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</topic><toplevel>online_resources</toplevel><creatorcontrib>Liss, Liran</creatorcontrib><creatorcontrib>Burstein, Idan</creatorcontrib><creatorcontrib>Loulou, Rabia</creatorcontrib><creatorcontrib>Katoa, Tzuriel</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Liss, Liran</au><au>Burstein, Idan</au><au>Loulou, Rabia</au><au>Katoa, Tzuriel</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>DATENVERARBEITUNGSEINHEIT MIT TRANSPARENTEM ROOT-KOMPLEX</title><date>2024-05-02</date><risdate>2024</risdate><abstract>Ein Rechengerät beinhaltet eine Zentraleinheit (CPU) und einen mit der CPU und einem ersten Peripheriekomponentenbus verbundenen Root-Komplex, der mindestens einen ersten nachgeschalteten Port zum Verbinden mit mindestens einer Peripherievorrichtung aufweist. Schaltlogik hat einen vorgeschalteten Port zum Verbinden mit einem zweiten nachgeschalteten Port auf einem zweiten Peripheriekomponentenbus eines Host-Computers und ist mit dem Root-Komplex verbunden, so dass die Schaltlogik, wenn eine Peripherievorrichtung mit dem ersten nachgeschalteten Port auf dem ersten Peripheriekomponentenbus verbunden ist, dem Host-Computer die Peripherievorrichtung in einem Adressraum des zweiten Peripheriekomponentenbusses präsentiert. Computing apparatus includes a central processing unit (CPU) and a root complex connected to the CPU and to a first peripheral component bus, which has at least a first downstream port for connection to at least one peripheral device. Switching logic has an upstream port for connection to a second downstream port on a second peripheral component bus of a host computer, and is connected to the root complex so that when a peripheral device is connected to the first downstream port on the first peripheral component bus, the switching logic presents the peripheral device to the host computer in an address space of the second peripheral component bus.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102023210733A1
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC COMMUNICATION TECHNIQUE
ELECTRIC DIGITAL DATA PROCESSING
ELECTRICITY
PHYSICS
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION
title DATENVERARBEITUNGSEINHEIT MIT TRANSPARENTEM ROOT-KOMPLEX
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-20T23%3A36%3A13IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Liss,%20Liran&rft.date=2024-05-02&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102023210733A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true