Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung
Vorrichtung (100) mit einer Gate-Treiberstufe (101), einer Entkopplungsschaltung (102, 202) und einem Halbleiterschalter (103), wobei der Halbleiterschalter (103) mindestens einen ersten Halbleitertransistor (104) und einen zweiten Halbleitertransistor (105) aufweist, wobei der erste Halbleitertrans...
Gespeichert in:
| Hauptverfasser: | , , , , , , |
|---|---|
| Format: | Patent |
| Sprache: | ger |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | Eggers, Philipp Boesing, Matthias Ruoff, Dominik Alexander Wild, Manuel Goeppert, Josef Costa, Marco Salvatore Schweiker, Daniel |
| description | Vorrichtung (100) mit einer Gate-Treiberstufe (101), einer Entkopplungsschaltung (102, 202) und einem Halbleiterschalter (103), wobei der Halbleiterschalter (103) mindestens einen ersten Halbleitertransistor (104) und einen zweiten Halbleitertransistor (105) aufweist, wobei der erste Halbleitertransistor (104) und der zweite Halbleitertransistor (105) parallel zueinander geschaltet sind, dadurch gekennzeichnet, dass die Entkopplungsschaltung (102, 202) eingangsseitig mit einem Ausgang der Gate-Treiberstufe (101) und ausgangsseitig mit dem Halbleiterschalter (103) elektrisch verbunden ist, wobei die Entkopplungsschaltung (102, 202) einen ersten Entkopplungspfad (106, 206) und einen zweiten Entkopplungspfad (107, 207) aufweist, wobei der erste Entkopplungspfad (106, 206) mit einem ersten Gateanschluss des ersten Halbleitertransistors (104) elektrisch verbunden ist und der zweite Entkopplungspfad (107, 207) mit einem zweiten Gateanschluss des zweiten Halbleitertransistors (105) elektrisch verbunden ist, und der erste Entkopplungspfad (106, 206) und der zweite Entkopplungspfad (107, 207) parallel zueinander geschaltet sind und der erste Entkopplungspfad (106, 206) und der zweite Entkopplungspfad (107, 207) identisch aufgebaut sind, wobei die Entkopplungsschaltung (102, 202) im Fehlerfall des ersten Halbleitertransistors (104) oder des zweiten Halbleitertransistors (105) die Funktionsfähigkeit des Halbleiterschalters (103) sicherstellt.
A device (100) comprising a gate driver stage (101), a decoupling circuit (102, 202) and a semiconductor switch (103), the semiconductor switch (103) having at least a first semiconductor transistor (104) and a second semiconductor transistor (105), the first semiconductor transistor (104) and the second semiconductor transistor (105) being connected in parallel with one another, characterized in that the decoupling circuit (102, 202) is electrically connected to an output of the gate driver stage (101) on the input side and to the semiconductor switch (103) on the output side, the decoupling circuit (102, 202) having a first decoupling path (106, 206) and a second decoupling path (107, 207), the first decoupling path (106, 206) being electrically connected to a first gate terminal of the first semiconductor transistor (104) and the second decoupling path (107, 207) being electrically connected to a second gate terminal of the second semiconductor transistor (105), and the first decoupling path (106, 206) and the second decoupli |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102021214521A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102021214521A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102021214521A13</originalsourceid><addsrcrecordid>eNrjZHALyy8qykzOKCnNS9dR8EjMSUoqOrwnOTtVoTQvRSEstSgtMaMoNU-hqjRXwSm1pCg1MwnIS83MSy1SQNLKw8CalphTnMoLpbkZVN1cQ5w9dFML8uNTiwsSk1PzUkviXVwNDYwMjAyNDE1MjQwdDY2JVQcAKR41tw</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung</title><source>esp@cenet</source><creator>Eggers, Philipp ; Boesing, Matthias ; Ruoff, Dominik Alexander ; Wild, Manuel ; Goeppert, Josef ; Costa, Marco Salvatore ; Schweiker, Daniel</creator><creatorcontrib>Eggers, Philipp ; Boesing, Matthias ; Ruoff, Dominik Alexander ; Wild, Manuel ; Goeppert, Josef ; Costa, Marco Salvatore ; Schweiker, Daniel</creatorcontrib><description>Vorrichtung (100) mit einer Gate-Treiberstufe (101), einer Entkopplungsschaltung (102, 202) und einem Halbleiterschalter (103), wobei der Halbleiterschalter (103) mindestens einen ersten Halbleitertransistor (104) und einen zweiten Halbleitertransistor (105) aufweist, wobei der erste Halbleitertransistor (104) und der zweite Halbleitertransistor (105) parallel zueinander geschaltet sind, dadurch gekennzeichnet, dass die Entkopplungsschaltung (102, 202) eingangsseitig mit einem Ausgang der Gate-Treiberstufe (101) und ausgangsseitig mit dem Halbleiterschalter (103) elektrisch verbunden ist, wobei die Entkopplungsschaltung (102, 202) einen ersten Entkopplungspfad (106, 206) und einen zweiten Entkopplungspfad (107, 207) aufweist, wobei der erste Entkopplungspfad (106, 206) mit einem ersten Gateanschluss des ersten Halbleitertransistors (104) elektrisch verbunden ist und der zweite Entkopplungspfad (107, 207) mit einem zweiten Gateanschluss des zweiten Halbleitertransistors (105) elektrisch verbunden ist, und der erste Entkopplungspfad (106, 206) und der zweite Entkopplungspfad (107, 207) parallel zueinander geschaltet sind und der erste Entkopplungspfad (106, 206) und der zweite Entkopplungspfad (107, 207) identisch aufgebaut sind, wobei die Entkopplungsschaltung (102, 202) im Fehlerfall des ersten Halbleitertransistors (104) oder des zweiten Halbleitertransistors (105) die Funktionsfähigkeit des Halbleiterschalters (103) sicherstellt.
A device (100) comprising a gate driver stage (101), a decoupling circuit (102, 202) and a semiconductor switch (103), the semiconductor switch (103) having at least a first semiconductor transistor (104) and a second semiconductor transistor (105), the first semiconductor transistor (104) and the second semiconductor transistor (105) being connected in parallel with one another, characterized in that the decoupling circuit (102, 202) is electrically connected to an output of the gate driver stage (101) on the input side and to the semiconductor switch (103) on the output side, the decoupling circuit (102, 202) having a first decoupling path (106, 206) and a second decoupling path (107, 207), the first decoupling path (106, 206) being electrically connected to a first gate terminal of the first semiconductor transistor (104) and the second decoupling path (107, 207) being electrically connected to a second gate terminal of the second semiconductor transistor (105), and the first decoupling path (106, 206) and the second decoupling path (107, 207) being connected in parallel with one another and the first decoupling path (106, 206) and the second decoupling path (107, 207) being constructed identically, the decoupling circuit (102, 202) ensuring the functionality of the semiconductor switch (103) in the case of a fault of the first semiconductor transistor (104) or of the second semiconductor transistor (105). (Figure 1)</description><language>ger</language><subject>BASIC ELECTRONIC CIRCUITRY ; ELECTRICITY ; PULSE TECHNIQUE</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230622&DB=EPODOC&CC=DE&NR=102021214521A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230622&DB=EPODOC&CC=DE&NR=102021214521A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Eggers, Philipp</creatorcontrib><creatorcontrib>Boesing, Matthias</creatorcontrib><creatorcontrib>Ruoff, Dominik Alexander</creatorcontrib><creatorcontrib>Wild, Manuel</creatorcontrib><creatorcontrib>Goeppert, Josef</creatorcontrib><creatorcontrib>Costa, Marco Salvatore</creatorcontrib><creatorcontrib>Schweiker, Daniel</creatorcontrib><title>Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung</title><description>Vorrichtung (100) mit einer Gate-Treiberstufe (101), einer Entkopplungsschaltung (102, 202) und einem Halbleiterschalter (103), wobei der Halbleiterschalter (103) mindestens einen ersten Halbleitertransistor (104) und einen zweiten Halbleitertransistor (105) aufweist, wobei der erste Halbleitertransistor (104) und der zweite Halbleitertransistor (105) parallel zueinander geschaltet sind, dadurch gekennzeichnet, dass die Entkopplungsschaltung (102, 202) eingangsseitig mit einem Ausgang der Gate-Treiberstufe (101) und ausgangsseitig mit dem Halbleiterschalter (103) elektrisch verbunden ist, wobei die Entkopplungsschaltung (102, 202) einen ersten Entkopplungspfad (106, 206) und einen zweiten Entkopplungspfad (107, 207) aufweist, wobei der erste Entkopplungspfad (106, 206) mit einem ersten Gateanschluss des ersten Halbleitertransistors (104) elektrisch verbunden ist und der zweite Entkopplungspfad (107, 207) mit einem zweiten Gateanschluss des zweiten Halbleitertransistors (105) elektrisch verbunden ist, und der erste Entkopplungspfad (106, 206) und der zweite Entkopplungspfad (107, 207) parallel zueinander geschaltet sind und der erste Entkopplungspfad (106, 206) und der zweite Entkopplungspfad (107, 207) identisch aufgebaut sind, wobei die Entkopplungsschaltung (102, 202) im Fehlerfall des ersten Halbleitertransistors (104) oder des zweiten Halbleitertransistors (105) die Funktionsfähigkeit des Halbleiterschalters (103) sicherstellt.
A device (100) comprising a gate driver stage (101), a decoupling circuit (102, 202) and a semiconductor switch (103), the semiconductor switch (103) having at least a first semiconductor transistor (104) and a second semiconductor transistor (105), the first semiconductor transistor (104) and the second semiconductor transistor (105) being connected in parallel with one another, characterized in that the decoupling circuit (102, 202) is electrically connected to an output of the gate driver stage (101) on the input side and to the semiconductor switch (103) on the output side, the decoupling circuit (102, 202) having a first decoupling path (106, 206) and a second decoupling path (107, 207), the first decoupling path (106, 206) being electrically connected to a first gate terminal of the first semiconductor transistor (104) and the second decoupling path (107, 207) being electrically connected to a second gate terminal of the second semiconductor transistor (105), and the first decoupling path (106, 206) and the second decoupling path (107, 207) being connected in parallel with one another and the first decoupling path (106, 206) and the second decoupling path (107, 207) being constructed identically, the decoupling circuit (102, 202) ensuring the functionality of the semiconductor switch (103) in the case of a fault of the first semiconductor transistor (104) or of the second semiconductor transistor (105). (Figure 1)</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>ELECTRICITY</subject><subject>PULSE TECHNIQUE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHALyy8qykzOKCnNS9dR8EjMSUoqOrwnOTtVoTQvRSEstSgtMaMoNU-hqjRXwSm1pCg1MwnIS83MSy1SQNLKw8CalphTnMoLpbkZVN1cQ5w9dFML8uNTiwsSk1PzUkviXVwNDYwMjAyNDE1MjQwdDY2JVQcAKR41tw</recordid><startdate>20230622</startdate><enddate>20230622</enddate><creator>Eggers, Philipp</creator><creator>Boesing, Matthias</creator><creator>Ruoff, Dominik Alexander</creator><creator>Wild, Manuel</creator><creator>Goeppert, Josef</creator><creator>Costa, Marco Salvatore</creator><creator>Schweiker, Daniel</creator><scope>EVB</scope></search><sort><creationdate>20230622</creationdate><title>Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung</title><author>Eggers, Philipp ; Boesing, Matthias ; Ruoff, Dominik Alexander ; Wild, Manuel ; Goeppert, Josef ; Costa, Marco Salvatore ; Schweiker, Daniel</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102021214521A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2023</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>ELECTRICITY</topic><topic>PULSE TECHNIQUE</topic><toplevel>online_resources</toplevel><creatorcontrib>Eggers, Philipp</creatorcontrib><creatorcontrib>Boesing, Matthias</creatorcontrib><creatorcontrib>Ruoff, Dominik Alexander</creatorcontrib><creatorcontrib>Wild, Manuel</creatorcontrib><creatorcontrib>Goeppert, Josef</creatorcontrib><creatorcontrib>Costa, Marco Salvatore</creatorcontrib><creatorcontrib>Schweiker, Daniel</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Eggers, Philipp</au><au>Boesing, Matthias</au><au>Ruoff, Dominik Alexander</au><au>Wild, Manuel</au><au>Goeppert, Josef</au><au>Costa, Marco Salvatore</au><au>Schweiker, Daniel</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung</title><date>2023-06-22</date><risdate>2023</risdate><abstract>Vorrichtung (100) mit einer Gate-Treiberstufe (101), einer Entkopplungsschaltung (102, 202) und einem Halbleiterschalter (103), wobei der Halbleiterschalter (103) mindestens einen ersten Halbleitertransistor (104) und einen zweiten Halbleitertransistor (105) aufweist, wobei der erste Halbleitertransistor (104) und der zweite Halbleitertransistor (105) parallel zueinander geschaltet sind, dadurch gekennzeichnet, dass die Entkopplungsschaltung (102, 202) eingangsseitig mit einem Ausgang der Gate-Treiberstufe (101) und ausgangsseitig mit dem Halbleiterschalter (103) elektrisch verbunden ist, wobei die Entkopplungsschaltung (102, 202) einen ersten Entkopplungspfad (106, 206) und einen zweiten Entkopplungspfad (107, 207) aufweist, wobei der erste Entkopplungspfad (106, 206) mit einem ersten Gateanschluss des ersten Halbleitertransistors (104) elektrisch verbunden ist und der zweite Entkopplungspfad (107, 207) mit einem zweiten Gateanschluss des zweiten Halbleitertransistors (105) elektrisch verbunden ist, und der erste Entkopplungspfad (106, 206) und der zweite Entkopplungspfad (107, 207) parallel zueinander geschaltet sind und der erste Entkopplungspfad (106, 206) und der zweite Entkopplungspfad (107, 207) identisch aufgebaut sind, wobei die Entkopplungsschaltung (102, 202) im Fehlerfall des ersten Halbleitertransistors (104) oder des zweiten Halbleitertransistors (105) die Funktionsfähigkeit des Halbleiterschalters (103) sicherstellt.
A device (100) comprising a gate driver stage (101), a decoupling circuit (102, 202) and a semiconductor switch (103), the semiconductor switch (103) having at least a first semiconductor transistor (104) and a second semiconductor transistor (105), the first semiconductor transistor (104) and the second semiconductor transistor (105) being connected in parallel with one another, characterized in that the decoupling circuit (102, 202) is electrically connected to an output of the gate driver stage (101) on the input side and to the semiconductor switch (103) on the output side, the decoupling circuit (102, 202) having a first decoupling path (106, 206) and a second decoupling path (107, 207), the first decoupling path (106, 206) being electrically connected to a first gate terminal of the first semiconductor transistor (104) and the second decoupling path (107, 207) being electrically connected to a second gate terminal of the second semiconductor transistor (105), and the first decoupling path (106, 206) and the second decoupling path (107, 207) being connected in parallel with one another and the first decoupling path (106, 206) and the second decoupling path (107, 207) being constructed identically, the decoupling circuit (102, 202) ensuring the functionality of the semiconductor switch (103) in the case of a fault of the first semiconductor transistor (104) or of the second semiconductor transistor (105). (Figure 1)</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | ger |
| recordid | cdi_epo_espacenet_DE102021214521A1 |
| source | esp@cenet |
| subjects | BASIC ELECTRONIC CIRCUITRY ELECTRICITY PULSE TECHNIQUE |
| title | Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-11T09%3A30%3A53IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Eggers,%20Philipp&rft.date=2023-06-22&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102021214521A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |