Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler
Innere Zuleitungen (3e), die Die-Pads (3a und 3b) mit oberen Oberflächen aufweisen, an die Halbleiterelemente (1a und 1b) montiert sind, haben jeweils ein gestuftes Profil, und Oberflächen von Teilbereichen der inneren Zuleitungen (3e) sind in Draufsicht aus einem Versiegelungsharz (5) freigelegt. Ä...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | ger |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | Ichikawa, Keitaro |
| description | Innere Zuleitungen (3e), die Die-Pads (3a und 3b) mit oberen Oberflächen aufweisen, an die Halbleiterelemente (1a und 1b) montiert sind, haben jeweils ein gestuftes Profil, und Oberflächen von Teilbereichen der inneren Zuleitungen (3e) sind in Draufsicht aus einem Versiegelungsharz (5) freigelegt. Äußere Zuleitungen (3f), die mit den inneren Zuleitungen (3e) verbunden sind, weisen erste Biegungen (3g) an seitlichen Oberflächen des Versiegelungsharzes (5) so auf, dass sie sich in eine Richtung auf einer Seite der oberen Oberflächen der Die-Pads (3a) erstrecken, sodass eine miniaturisierte Halbleitervorrichtung erhalten werden kann.
Inner leads having die pads having upper surfaces to which semiconductor elements are mounted each have a stepped profile, and surfaces of portions of the inner leads are exposed from a sealing resin in plan view. Outer leads connected to the inner leads have first bends at side surfaces of the sealing resin to extend in a direction on a side of the upper surfaces of the die pads, so that a miniaturized semiconductor device can be obtained. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102021120258A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102021120258A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102021120258A13</originalsourceid><addsrcrecordid>eNrjZEjwSMxJyknNLEktKssvKspMzigpzUvXUQhLLUpLzChKzVOoKs1V8EgtKi5JzckBclMz81KLFLDqUijNS1HwSc0sBnGKyxPzUnJSi3gYWNMSc4pTeaE0N4Oqm2uIs4duakF-fGpxQWJyal5qSbyLq6GBkYGRoSGQMLVwNDQmVh0AeMRAQw</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler</title><source>esp@cenet</source><creator>Ichikawa, Keitaro</creator><creatorcontrib>Ichikawa, Keitaro</creatorcontrib><description>Innere Zuleitungen (3e), die Die-Pads (3a und 3b) mit oberen Oberflächen aufweisen, an die Halbleiterelemente (1a und 1b) montiert sind, haben jeweils ein gestuftes Profil, und Oberflächen von Teilbereichen der inneren Zuleitungen (3e) sind in Draufsicht aus einem Versiegelungsharz (5) freigelegt. Äußere Zuleitungen (3f), die mit den inneren Zuleitungen (3e) verbunden sind, weisen erste Biegungen (3g) an seitlichen Oberflächen des Versiegelungsharzes (5) so auf, dass sie sich in eine Richtung auf einer Seite der oberen Oberflächen der Die-Pads (3a) erstrecken, sodass eine miniaturisierte Halbleitervorrichtung erhalten werden kann.
Inner leads having die pads having upper surfaces to which semiconductor elements are mounted each have a stepped profile, and surfaces of portions of the inner leads are exposed from a sealing resin in plan view. Outer leads connected to the inner leads have first bends at side surfaces of the sealing resin to extend in a direction on a side of the upper surfaces of the die pads, so that a miniaturized semiconductor device can be obtained.</description><language>ger</language><subject>APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS ; BASIC ELECTRIC ELEMENTS ; CONTROL OR REGULATION THEREOF ; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER ; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; GENERATION ; SEMICONDUCTOR DEVICES</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220407&DB=EPODOC&CC=DE&NR=102021120258A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20220407&DB=EPODOC&CC=DE&NR=102021120258A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Ichikawa, Keitaro</creatorcontrib><title>Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler</title><description>Innere Zuleitungen (3e), die Die-Pads (3a und 3b) mit oberen Oberflächen aufweisen, an die Halbleiterelemente (1a und 1b) montiert sind, haben jeweils ein gestuftes Profil, und Oberflächen von Teilbereichen der inneren Zuleitungen (3e) sind in Draufsicht aus einem Versiegelungsharz (5) freigelegt. Äußere Zuleitungen (3f), die mit den inneren Zuleitungen (3e) verbunden sind, weisen erste Biegungen (3g) an seitlichen Oberflächen des Versiegelungsharzes (5) so auf, dass sie sich in eine Richtung auf einer Seite der oberen Oberflächen der Die-Pads (3a) erstrecken, sodass eine miniaturisierte Halbleitervorrichtung erhalten werden kann.
Inner leads having die pads having upper surfaces to which semiconductor elements are mounted each have a stepped profile, and surfaces of portions of the inner leads are exposed from a sealing resin in plan view. Outer leads connected to the inner leads have first bends at side surfaces of the sealing resin to extend in a direction on a side of the upper surfaces of the die pads, so that a miniaturized semiconductor device can be obtained.</description><subject>APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS</subject><subject>BASIC ELECTRIC ELEMENTS</subject><subject>CONTROL OR REGULATION THEREOF</subject><subject>CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER</subject><subject>CONVERSION OR DISTRIBUTION OF ELECTRIC POWER</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>GENERATION</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZEjwSMxJyknNLEktKssvKspMzigpzUvXUQhLLUpLzChKzVOoKs1V8EgtKi5JzckBclMz81KLFLDqUijNS1HwSc0sBnGKyxPzUnJSi3gYWNMSc4pTeaE0N4Oqm2uIs4duakF-fGpxQWJyal5qSbyLq6GBkYGRoSGQMLVwNDQmVh0AeMRAQw</recordid><startdate>20220407</startdate><enddate>20220407</enddate><creator>Ichikawa, Keitaro</creator><scope>EVB</scope></search><sort><creationdate>20220407</creationdate><title>Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler</title><author>Ichikawa, Keitaro</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102021120258A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2022</creationdate><topic>APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS</topic><topic>BASIC ELECTRIC ELEMENTS</topic><topic>CONTROL OR REGULATION THEREOF</topic><topic>CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER</topic><topic>CONVERSION OR DISTRIBUTION OF ELECTRIC POWER</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>GENERATION</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Ichikawa, Keitaro</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Ichikawa, Keitaro</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler</title><date>2022-04-07</date><risdate>2022</risdate><abstract>Innere Zuleitungen (3e), die Die-Pads (3a und 3b) mit oberen Oberflächen aufweisen, an die Halbleiterelemente (1a und 1b) montiert sind, haben jeweils ein gestuftes Profil, und Oberflächen von Teilbereichen der inneren Zuleitungen (3e) sind in Draufsicht aus einem Versiegelungsharz (5) freigelegt. Äußere Zuleitungen (3f), die mit den inneren Zuleitungen (3e) verbunden sind, weisen erste Biegungen (3g) an seitlichen Oberflächen des Versiegelungsharzes (5) so auf, dass sie sich in eine Richtung auf einer Seite der oberen Oberflächen der Die-Pads (3a) erstrecken, sodass eine miniaturisierte Halbleitervorrichtung erhalten werden kann.
Inner leads having die pads having upper surfaces to which semiconductor elements are mounted each have a stepped profile, and surfaces of portions of the inner leads are exposed from a sealing resin in plan view. Outer leads connected to the inner leads have first bends at side surfaces of the sealing resin to extend in a direction on a side of the upper surfaces of the die pads, so that a miniaturized semiconductor device can be obtained.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | ger |
| recordid | cdi_epo_espacenet_DE102021120258A1 |
| source | esp@cenet |
| subjects | APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS BASIC ELECTRIC ELEMENTS CONTROL OR REGULATION THEREOF CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER CONVERSION OR DISTRIBUTION OF ELECTRIC POWER ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY GENERATION SEMICONDUCTOR DEVICES |
| title | Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-11T01%3A44%3A38IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Ichikawa,%20Keitaro&rft.date=2022-04-07&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102021120258A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |