VERFAHREN ZUM EINBETTEN EINES ELD-DAC IN EINEM SAR-QUANTISIERER
Verfahren und Vorrichtungen zum Steuern einer Überschussschleifenverzögerung(ELD)-Verstärkungskompensation in einem Digital-Analog-Umsetzer(DAC) eines Sukzessives-Approximation-Register(SAR)-Analog-Digital-Umsetzers (ADC) durch effizientes Verwenden von DAC-Einheit-Elementen in dem ELD-DAC und DACs...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | Shikata, Akira Bandyopadhyay, Abhishek O'Donoghue, Keith Anthony |
description | Verfahren und Vorrichtungen zum Steuern einer Überschussschleifenverzögerung(ELD)-Verstärkungskompensation in einem Digital-Analog-Umsetzer(DAC) eines Sukzessives-Approximation-Register(SAR)-Analog-Digital-Umsetzers (ADC) durch effizientes Verwenden von DAC-Einheit-Elementen in dem ELD-DAC und DACs für den SAR-ADC sind beschrieben. Der ELD-DAC und DAC teilen DAC-Einheiten (Kondensatoren oder Stromquellen) teilweise, um die verwendeten gesamten DAC-Einheiten zu minimieren, um eine Fläche und einen Leistungsverbrauch zu begrenzen, während eine Flexibilität im Betrieb beibehalten wird. Unterschiedliche Konfigurationen stellen ELD-Verstärkungen kleiner oder größer als eins bereit. Ein dedizierter Abtastkondensator wird auch bereitgestellt, um eine flexible Verstärkungssteuerung durch ein Kapazitätsverhältnis bereitzustellen.
Methods and devices are described for controlling excess loop delay (ELD) gain compensation in a digital-to-analog converter (DAC) of a successive approximation register (SAR) analog-to-digital converter (ADC) by using DAC unit elements in the ELD DAC and DACs for the SAR ADC efficiently. The ELD DAC and DAC partially share DAC units (e.g. capacitors or current sources) to minimize total DAC units used to limit area and power usage while maintaining operational flexibility. Different configurations provide ELD gains of less than or greater than one. A dedicated sampling capacitor is also provided to allow flexible gain control by capacitance ratio. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102020126629A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102020126629A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102020126629A13</originalsourceid><addsrcrecordid>eNrjZLAPcw1yc_QIcvVTiAr1VXD19HNyDQkB8oAs12AFVx8XXRdHZwVPiICvQrBjkG5gqKNfiGewp2uQaxAPA2taYk5xKi-U5mZQdXMNcfbQTS3Ij08tLkhMTs1LLYl3cTU0MAJCQyMzMyNLR0NjYtUBALQHK6s</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>VERFAHREN ZUM EINBETTEN EINES ELD-DAC IN EINEM SAR-QUANTISIERER</title><source>esp@cenet</source><creator>Shikata, Akira ; Bandyopadhyay, Abhishek ; O'Donoghue, Keith Anthony</creator><creatorcontrib>Shikata, Akira ; Bandyopadhyay, Abhishek ; O'Donoghue, Keith Anthony</creatorcontrib><description>Verfahren und Vorrichtungen zum Steuern einer Überschussschleifenverzögerung(ELD)-Verstärkungskompensation in einem Digital-Analog-Umsetzer(DAC) eines Sukzessives-Approximation-Register(SAR)-Analog-Digital-Umsetzers (ADC) durch effizientes Verwenden von DAC-Einheit-Elementen in dem ELD-DAC und DACs für den SAR-ADC sind beschrieben. Der ELD-DAC und DAC teilen DAC-Einheiten (Kondensatoren oder Stromquellen) teilweise, um die verwendeten gesamten DAC-Einheiten zu minimieren, um eine Fläche und einen Leistungsverbrauch zu begrenzen, während eine Flexibilität im Betrieb beibehalten wird. Unterschiedliche Konfigurationen stellen ELD-Verstärkungen kleiner oder größer als eins bereit. Ein dedizierter Abtastkondensator wird auch bereitgestellt, um eine flexible Verstärkungssteuerung durch ein Kapazitätsverhältnis bereitzustellen.
Methods and devices are described for controlling excess loop delay (ELD) gain compensation in a digital-to-analog converter (DAC) of a successive approximation register (SAR) analog-to-digital converter (ADC) by using DAC unit elements in the ELD DAC and DACs for the SAR ADC efficiently. The ELD DAC and DAC partially share DAC units (e.g. capacitors or current sources) to minimize total DAC units used to limit area and power usage while maintaining operational flexibility. Different configurations provide ELD gains of less than or greater than one. A dedicated sampling capacitor is also provided to allow flexible gain control by capacitance ratio.</description><language>ger</language><subject>BASIC ELECTRONIC CIRCUITRY ; CODE CONVERSION IN GENERAL ; CODING ; DECODING ; ELECTRICITY</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20210422&DB=EPODOC&CC=DE&NR=102020126629A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,777,882,25545,76296</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20210422&DB=EPODOC&CC=DE&NR=102020126629A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Shikata, Akira</creatorcontrib><creatorcontrib>Bandyopadhyay, Abhishek</creatorcontrib><creatorcontrib>O'Donoghue, Keith Anthony</creatorcontrib><title>VERFAHREN ZUM EINBETTEN EINES ELD-DAC IN EINEM SAR-QUANTISIERER</title><description>Verfahren und Vorrichtungen zum Steuern einer Überschussschleifenverzögerung(ELD)-Verstärkungskompensation in einem Digital-Analog-Umsetzer(DAC) eines Sukzessives-Approximation-Register(SAR)-Analog-Digital-Umsetzers (ADC) durch effizientes Verwenden von DAC-Einheit-Elementen in dem ELD-DAC und DACs für den SAR-ADC sind beschrieben. Der ELD-DAC und DAC teilen DAC-Einheiten (Kondensatoren oder Stromquellen) teilweise, um die verwendeten gesamten DAC-Einheiten zu minimieren, um eine Fläche und einen Leistungsverbrauch zu begrenzen, während eine Flexibilität im Betrieb beibehalten wird. Unterschiedliche Konfigurationen stellen ELD-Verstärkungen kleiner oder größer als eins bereit. Ein dedizierter Abtastkondensator wird auch bereitgestellt, um eine flexible Verstärkungssteuerung durch ein Kapazitätsverhältnis bereitzustellen.
Methods and devices are described for controlling excess loop delay (ELD) gain compensation in a digital-to-analog converter (DAC) of a successive approximation register (SAR) analog-to-digital converter (ADC) by using DAC unit elements in the ELD DAC and DACs for the SAR ADC efficiently. The ELD DAC and DAC partially share DAC units (e.g. capacitors or current sources) to minimize total DAC units used to limit area and power usage while maintaining operational flexibility. Different configurations provide ELD gains of less than or greater than one. A dedicated sampling capacitor is also provided to allow flexible gain control by capacitance ratio.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CODE CONVERSION IN GENERAL</subject><subject>CODING</subject><subject>DECODING</subject><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLAPcw1yc_QIcvVTiAr1VXD19HNyDQkB8oAs12AFVx8XXRdHZwVPiICvQrBjkG5gqKNfiGewp2uQaxAPA2taYk5xKi-U5mZQdXMNcfbQTS3Ij08tLkhMTs1LLYl3cTU0MAJCQyMzMyNLR0NjYtUBALQHK6s</recordid><startdate>20210422</startdate><enddate>20210422</enddate><creator>Shikata, Akira</creator><creator>Bandyopadhyay, Abhishek</creator><creator>O'Donoghue, Keith Anthony</creator><scope>EVB</scope></search><sort><creationdate>20210422</creationdate><title>VERFAHREN ZUM EINBETTEN EINES ELD-DAC IN EINEM SAR-QUANTISIERER</title><author>Shikata, Akira ; Bandyopadhyay, Abhishek ; O'Donoghue, Keith Anthony</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102020126629A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2021</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CODE CONVERSION IN GENERAL</topic><topic>CODING</topic><topic>DECODING</topic><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>Shikata, Akira</creatorcontrib><creatorcontrib>Bandyopadhyay, Abhishek</creatorcontrib><creatorcontrib>O'Donoghue, Keith Anthony</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Shikata, Akira</au><au>Bandyopadhyay, Abhishek</au><au>O'Donoghue, Keith Anthony</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>VERFAHREN ZUM EINBETTEN EINES ELD-DAC IN EINEM SAR-QUANTISIERER</title><date>2021-04-22</date><risdate>2021</risdate><abstract>Verfahren und Vorrichtungen zum Steuern einer Überschussschleifenverzögerung(ELD)-Verstärkungskompensation in einem Digital-Analog-Umsetzer(DAC) eines Sukzessives-Approximation-Register(SAR)-Analog-Digital-Umsetzers (ADC) durch effizientes Verwenden von DAC-Einheit-Elementen in dem ELD-DAC und DACs für den SAR-ADC sind beschrieben. Der ELD-DAC und DAC teilen DAC-Einheiten (Kondensatoren oder Stromquellen) teilweise, um die verwendeten gesamten DAC-Einheiten zu minimieren, um eine Fläche und einen Leistungsverbrauch zu begrenzen, während eine Flexibilität im Betrieb beibehalten wird. Unterschiedliche Konfigurationen stellen ELD-Verstärkungen kleiner oder größer als eins bereit. Ein dedizierter Abtastkondensator wird auch bereitgestellt, um eine flexible Verstärkungssteuerung durch ein Kapazitätsverhältnis bereitzustellen.
Methods and devices are described for controlling excess loop delay (ELD) gain compensation in a digital-to-analog converter (DAC) of a successive approximation register (SAR) analog-to-digital converter (ADC) by using DAC unit elements in the ELD DAC and DACs for the SAR ADC efficiently. The ELD DAC and DAC partially share DAC units (e.g. capacitors or current sources) to minimize total DAC units used to limit area and power usage while maintaining operational flexibility. Different configurations provide ELD gains of less than or greater than one. A dedicated sampling capacitor is also provided to allow flexible gain control by capacitance ratio.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | ger |
recordid | cdi_epo_espacenet_DE102020126629A1 |
source | esp@cenet |
subjects | BASIC ELECTRONIC CIRCUITRY CODE CONVERSION IN GENERAL CODING DECODING ELECTRICITY |
title | VERFAHREN ZUM EINBETTEN EINES ELD-DAC IN EINEM SAR-QUANTISIERER |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-19T05%3A16%3A19IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Shikata,%20Akira&rft.date=2021-04-22&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102020126629A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |