HALBLEITERVORRICHTUNG MIT EINEM DIE-PAD MIT EINER DAMMARTIGEN KONFIGURATION UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG

HALBLEITERVORRICHTUNG MIT EINEM DIE-PAD MIT EINER DAMMARTIGEN KONFIGURATION UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG

Halbleitervorrichtung (100), umfassend:ein Halbleitersubstrat (104);einen Leistungstransistor, der in dem Halbleitersubstrat (104) ausgebildet ist, wobei der Leistungstransistor einen aktiven Bereich (214) enthält, in dem eine oder mehrere Leistungstransistorzellen ausgebildet sind;ein erstes Metall...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Shikh Zakaria, Siti Amira Faisha, Maglangit, Antonia, Lopez, Fortunato, Pelzer, Rainer
Format: Patent
Sprache:ger
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Shikh Zakaria, Siti Amira Faisha
Maglangit, Antonia
Lopez, Fortunato
Pelzer, Rainer
description Halbleitervorrichtung (100), umfassend:ein Halbleitersubstrat (104);einen Leistungstransistor, der in dem Halbleitersubstrat (104) ausgebildet ist, wobei der Leistungstransistor einen aktiven Bereich (214) enthält, in dem eine oder mehrere Leistungstransistorzellen ausgebildet sind;ein erstes Metallpad (102), das über einer ersten Seite des Halbleitersubstrats (140) ausgebildet ist und im Wesentlichen den gesamten aktiven Bereich (214) des Leistungstransistors bedeckt, wobei das erste Metallpad (102) elektrisch mit einem Source- oder Emitter-Bereich (220) in dem aktiven Bereich (214) des Leistungstransistors verbunden ist, wobei das erste Metallpad (102) einen inneren Bereich (106) umfasst, der seitlich von einem peripheren Bereich (108) umgeben ist, wobei der periphere Bereich (108) dicker als der innere Bereich (106) ist und wobei eine laterale Ausdehnung des ersten Metallpads (102) auf einen Bereich innerhalb eines Umrisses der ersten Seite des Halbleitersubstrats (104) beschränkt ist; undeine erste Verbindungsplatte (206) oder einen Halbleiterchip (302), die bzw. der mit einem Chipbefestigungsmaterial (208) am inneren Bereich (106) des ersten Metallpads (102) befestigt ist. A semiconductor device includes a semiconductor substrate, a power transistor formed in the semiconductor substrate, the power transistor including an active area in which one or more power transistor cells are formed, a first metal pad formed above the semiconductor substrate and covering substantially all of the active area of the power transistor, the first metal pad being electrically connected to a source or emitter region in the active area of the power transistor, the first metal pad including an interior region laterally surrounded by a peripheral region, the peripheral region being thicker than the interior region, and a first interconnect plate or a semiconductor die attached to the interior region of the first metal pad by a die attach material. Corresponding methods of manufacture are also described.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102020106929B4</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102020106929B4</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102020106929B43</originalsourceid><addsrcrecordid>eNqNTbsKwjAU7eIg6j_cxbHQVhE6ps1tczFJ5Zp0cClF4iRaqL_gf6soTg5yhgPnOY3uSuhCIznktmGmUjlvazDkAMmiAUkY74T8KgxSGCPYUY0Wto2tqPYsHDUWvJXQIldC8dM7eAaFvHeo9Wvz3f75N48mp_48hsWHZ9GyQleqOAzXLoxDfwyXcOskpkn2RJps8iwv1qt_cw_uqz_X</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>HALBLEITERVORRICHTUNG MIT EINEM DIE-PAD MIT EINER DAMMARTIGEN KONFIGURATION UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG</title><source>esp@cenet</source><creator>Shikh Zakaria, Siti Amira Faisha ; Maglangit, Antonia ; Lopez, Fortunato ; Pelzer, Rainer</creator><creatorcontrib>Shikh Zakaria, Siti Amira Faisha ; Maglangit, Antonia ; Lopez, Fortunato ; Pelzer, Rainer</creatorcontrib><description>Halbleitervorrichtung (100), umfassend:ein Halbleitersubstrat (104);einen Leistungstransistor, der in dem Halbleitersubstrat (104) ausgebildet ist, wobei der Leistungstransistor einen aktiven Bereich (214) enthält, in dem eine oder mehrere Leistungstransistorzellen ausgebildet sind;ein erstes Metallpad (102), das über einer ersten Seite des Halbleitersubstrats (140) ausgebildet ist und im Wesentlichen den gesamten aktiven Bereich (214) des Leistungstransistors bedeckt, wobei das erste Metallpad (102) elektrisch mit einem Source- oder Emitter-Bereich (220) in dem aktiven Bereich (214) des Leistungstransistors verbunden ist, wobei das erste Metallpad (102) einen inneren Bereich (106) umfasst, der seitlich von einem peripheren Bereich (108) umgeben ist, wobei der periphere Bereich (108) dicker als der innere Bereich (106) ist und wobei eine laterale Ausdehnung des ersten Metallpads (102) auf einen Bereich innerhalb eines Umrisses der ersten Seite des Halbleitersubstrats (104) beschränkt ist; undeine erste Verbindungsplatte (206) oder einen Halbleiterchip (302), die bzw. der mit einem Chipbefestigungsmaterial (208) am inneren Bereich (106) des ersten Metallpads (102) befestigt ist. A semiconductor device includes a semiconductor substrate, a power transistor formed in the semiconductor substrate, the power transistor including an active area in which one or more power transistor cells are formed, a first metal pad formed above the semiconductor substrate and covering substantially all of the active area of the power transistor, the first metal pad being electrically connected to a source or emitter region in the active area of the power transistor, the first metal pad including an interior region laterally surrounded by a peripheral region, the peripheral region being thicker than the interior region, and a first interconnect plate or a semiconductor die attached to the interior region of the first metal pad by a die attach material. Corresponding methods of manufacture are also described.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240125&amp;DB=EPODOC&amp;CC=DE&amp;NR=102020106929B4$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240125&amp;DB=EPODOC&amp;CC=DE&amp;NR=102020106929B4$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Shikh Zakaria, Siti Amira Faisha</creatorcontrib><creatorcontrib>Maglangit, Antonia</creatorcontrib><creatorcontrib>Lopez, Fortunato</creatorcontrib><creatorcontrib>Pelzer, Rainer</creatorcontrib><title>HALBLEITERVORRICHTUNG MIT EINEM DIE-PAD MIT EINER DAMMARTIGEN KONFIGURATION UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG</title><description>Halbleitervorrichtung (100), umfassend:ein Halbleitersubstrat (104);einen Leistungstransistor, der in dem Halbleitersubstrat (104) ausgebildet ist, wobei der Leistungstransistor einen aktiven Bereich (214) enthält, in dem eine oder mehrere Leistungstransistorzellen ausgebildet sind;ein erstes Metallpad (102), das über einer ersten Seite des Halbleitersubstrats (140) ausgebildet ist und im Wesentlichen den gesamten aktiven Bereich (214) des Leistungstransistors bedeckt, wobei das erste Metallpad (102) elektrisch mit einem Source- oder Emitter-Bereich (220) in dem aktiven Bereich (214) des Leistungstransistors verbunden ist, wobei das erste Metallpad (102) einen inneren Bereich (106) umfasst, der seitlich von einem peripheren Bereich (108) umgeben ist, wobei der periphere Bereich (108) dicker als der innere Bereich (106) ist und wobei eine laterale Ausdehnung des ersten Metallpads (102) auf einen Bereich innerhalb eines Umrisses der ersten Seite des Halbleitersubstrats (104) beschränkt ist; undeine erste Verbindungsplatte (206) oder einen Halbleiterchip (302), die bzw. der mit einem Chipbefestigungsmaterial (208) am inneren Bereich (106) des ersten Metallpads (102) befestigt ist. A semiconductor device includes a semiconductor substrate, a power transistor formed in the semiconductor substrate, the power transistor including an active area in which one or more power transistor cells are formed, a first metal pad formed above the semiconductor substrate and covering substantially all of the active area of the power transistor, the first metal pad being electrically connected to a source or emitter region in the active area of the power transistor, the first metal pad including an interior region laterally surrounded by a peripheral region, the peripheral region being thicker than the interior region, and a first interconnect plate or a semiconductor die attached to the interior region of the first metal pad by a die attach material. Corresponding methods of manufacture are also described.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNTbsKwjAU7eIg6j_cxbHQVhE6ps1tczFJ5Zp0cClF4iRaqL_gf6soTg5yhgPnOY3uSuhCIznktmGmUjlvazDkAMmiAUkY74T8KgxSGCPYUY0Wto2tqPYsHDUWvJXQIldC8dM7eAaFvHeo9Wvz3f75N48mp_48hsWHZ9GyQleqOAzXLoxDfwyXcOskpkn2RJps8iwv1qt_cw_uqz_X</recordid><startdate>20240125</startdate><enddate>20240125</enddate><creator>Shikh Zakaria, Siti Amira Faisha</creator><creator>Maglangit, Antonia</creator><creator>Lopez, Fortunato</creator><creator>Pelzer, Rainer</creator><scope>EVB</scope></search><sort><creationdate>20240125</creationdate><title>HALBLEITERVORRICHTUNG MIT EINEM DIE-PAD MIT EINER DAMMARTIGEN KONFIGURATION UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG</title><author>Shikh Zakaria, Siti Amira Faisha ; Maglangit, Antonia ; Lopez, Fortunato ; Pelzer, Rainer</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102020106929B43</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Shikh Zakaria, Siti Amira Faisha</creatorcontrib><creatorcontrib>Maglangit, Antonia</creatorcontrib><creatorcontrib>Lopez, Fortunato</creatorcontrib><creatorcontrib>Pelzer, Rainer</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Shikh Zakaria, Siti Amira Faisha</au><au>Maglangit, Antonia</au><au>Lopez, Fortunato</au><au>Pelzer, Rainer</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>HALBLEITERVORRICHTUNG MIT EINEM DIE-PAD MIT EINER DAMMARTIGEN KONFIGURATION UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG</title><date>2024-01-25</date><risdate>2024</risdate><abstract>Halbleitervorrichtung (100), umfassend:ein Halbleitersubstrat (104);einen Leistungstransistor, der in dem Halbleitersubstrat (104) ausgebildet ist, wobei der Leistungstransistor einen aktiven Bereich (214) enthält, in dem eine oder mehrere Leistungstransistorzellen ausgebildet sind;ein erstes Metallpad (102), das über einer ersten Seite des Halbleitersubstrats (140) ausgebildet ist und im Wesentlichen den gesamten aktiven Bereich (214) des Leistungstransistors bedeckt, wobei das erste Metallpad (102) elektrisch mit einem Source- oder Emitter-Bereich (220) in dem aktiven Bereich (214) des Leistungstransistors verbunden ist, wobei das erste Metallpad (102) einen inneren Bereich (106) umfasst, der seitlich von einem peripheren Bereich (108) umgeben ist, wobei der periphere Bereich (108) dicker als der innere Bereich (106) ist und wobei eine laterale Ausdehnung des ersten Metallpads (102) auf einen Bereich innerhalb eines Umrisses der ersten Seite des Halbleitersubstrats (104) beschränkt ist; undeine erste Verbindungsplatte (206) oder einen Halbleiterchip (302), die bzw. der mit einem Chipbefestigungsmaterial (208) am inneren Bereich (106) des ersten Metallpads (102) befestigt ist. A semiconductor device includes a semiconductor substrate, a power transistor formed in the semiconductor substrate, the power transistor including an active area in which one or more power transistor cells are formed, a first metal pad formed above the semiconductor substrate and covering substantially all of the active area of the power transistor, the first metal pad being electrically connected to a source or emitter region in the active area of the power transistor, the first metal pad including an interior region laterally surrounded by a peripheral region, the peripheral region being thicker than the interior region, and a first interconnect plate or a semiconductor die attached to the interior region of the first metal pad by a die attach material. Corresponding methods of manufacture are also described.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE102020106929B4
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title HALBLEITERVORRICHTUNG MIT EINEM DIE-PAD MIT EINER DAMMARTIGEN KONFIGURATION UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-27T05%3A53%3A02IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Shikh%20Zakaria,%20Siti%20Amira%20Faisha&rft.date=2024-01-25&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102020106929B4%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true