HETEROGENE METALLLEITUNGSZUSAMMENSETZUNGEN FÜR FORTSCHRITTLICHE INTEGRIERTER-SCHALTKREIS-STRUKTUR-FERTIGUNG
Integrierte Schaltungsstruktur (5800), aufweisend:eine erste Vielzahl von leitenden Verbindungsleitungen (5804) und Vias in einer ersten dielektrischen Zwischenschicht, ILD (5802), über einem Substrat (5801) und durch diese beabstandet, wobei einzelne der ersten Vielzahl von leitenden Verbindungslei...
Gespeichert in:
| Hauptverfasser: | , , , , |
|---|---|
| Format: | Patent |
| Sprache: | ger |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | Auth, Christopher P Chikarmane, Vinay Shin, Jinhong Yeoh, Andrew W Steigerwald, Joseph |
| description | Integrierte Schaltungsstruktur (5800), aufweisend:eine erste Vielzahl von leitenden Verbindungsleitungen (5804) und Vias in einer ersten dielektrischen Zwischenschicht, ILD (5802), über einem Substrat (5801) und durch diese beabstandet, wobei einzelne der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias ein erstes leitendes Barrierematerial (5806) entlang von Seitenwänden und einem Boden aus einem ersten leitenden Füllmaterial (5808) aufweisen; undeine zweite Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) in einer zweiten ILD-Schicht (5812) über der ersten ILD-Schicht (5802) und durch diese beabstandet,wobei einzelne der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) ein zweites leitendes Barrierematerial (5806) entlang von Seitenwänden und einem Boden eines zweiten leitenden Füllmaterials (5808) aufweisen, wobei das erste leitende Barrierematerial (5806) eine andere Zusammensetzung als das zweite leitende Barrierematerial (5806) aufweist, und wobei einzelne leitende Verbindungsleitungen der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias entlang einer ersten Richtung verlaufen, und einzelne leitende Verbindungsleitungen der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5828) entlang einer zweiten Richtung orthogonal zu der ersten Richtung verlaufen, und wobei eine der leitenden Verbindungsleitungen der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5828) direkt mit einer der leitenden Verbindungsleitungen der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias durch eines der Vias (5829) der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) gekoppelt ist.
Embodiments of the disclosure are in the field of advanced integrated circuit structure fabrication and, in particular, 10 nanometer node and smaller integrated circuit structure fabrication and the resulting structures. In an example, an integrated circuit structure includes a first plurality of conductive interconnect lines in and spaced apart by a first ILD layer, wherein individual ones of the first plurality of conductive interconnect lines comprise a first conductive barrier material along sidewalls and a bottom of a first conductive fill material. A second plurality of conductive interconnect lines is in and spaced apart by a second ILD layer above the first ILD layer, wherein individual ones of the second plurality of conductive |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE102018010495B3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE102018010495B3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE102018010495B33</originalsourceid><addsrcrecordid>eNqNjL0KwjAURrs4iPoOWRwDqVWoY603PzRN4eZm6VKKxKlooT6Ob-OLmcEHcPr4OIezziYNBNgpcMBaoMpaC4aCU74PvmpbcB6oTx8ck583Mtkh-VqjIbKm1sCMI1BoAFOHJ1JZahCM554wNBSQy8SMSo1ttrqP0xJ3v91kewlUax7n5xCXebzFR3wNV8jFQeSlyMXxfLoUxb_eFz84OuM</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>HETEROGENE METALLLEITUNGSZUSAMMENSETZUNGEN FÜR FORTSCHRITTLICHE INTEGRIERTER-SCHALTKREIS-STRUKTUR-FERTIGUNG</title><source>esp@cenet</source><creator>Auth, Christopher P ; Chikarmane, Vinay ; Shin, Jinhong ; Yeoh, Andrew W ; Steigerwald, Joseph</creator><creatorcontrib>Auth, Christopher P ; Chikarmane, Vinay ; Shin, Jinhong ; Yeoh, Andrew W ; Steigerwald, Joseph</creatorcontrib><description>Integrierte Schaltungsstruktur (5800), aufweisend:eine erste Vielzahl von leitenden Verbindungsleitungen (5804) und Vias in einer ersten dielektrischen Zwischenschicht, ILD (5802), über einem Substrat (5801) und durch diese beabstandet, wobei einzelne der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias ein erstes leitendes Barrierematerial (5806) entlang von Seitenwänden und einem Boden aus einem ersten leitenden Füllmaterial (5808) aufweisen; undeine zweite Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) in einer zweiten ILD-Schicht (5812) über der ersten ILD-Schicht (5802) und durch diese beabstandet,wobei einzelne der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) ein zweites leitendes Barrierematerial (5806) entlang von Seitenwänden und einem Boden eines zweiten leitenden Füllmaterials (5808) aufweisen, wobei das erste leitende Barrierematerial (5806) eine andere Zusammensetzung als das zweite leitende Barrierematerial (5806) aufweist, und wobei einzelne leitende Verbindungsleitungen der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias entlang einer ersten Richtung verlaufen, und einzelne leitende Verbindungsleitungen der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5828) entlang einer zweiten Richtung orthogonal zu der ersten Richtung verlaufen, und wobei eine der leitenden Verbindungsleitungen der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5828) direkt mit einer der leitenden Verbindungsleitungen der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias durch eines der Vias (5829) der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) gekoppelt ist.
Embodiments of the disclosure are in the field of advanced integrated circuit structure fabrication and, in particular, 10 nanometer node and smaller integrated circuit structure fabrication and the resulting structures. In an example, an integrated circuit structure includes a first plurality of conductive interconnect lines in and spaced apart by a first ILD layer, wherein individual ones of the first plurality of conductive interconnect lines comprise a first conductive barrier material along sidewalls and a bottom of a first conductive fill material. A second plurality of conductive interconnect lines is in and spaced apart by a second ILD layer above the first ILD layer, wherein individual ones of the second plurality of conductive interconnect lines comprise a second conductive barrier material along sidewalls and a bottom of a second conductive fill material, wherein the second conductive fill material is different in composition from the first conductive fill material.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20231026&DB=EPODOC&CC=DE&NR=102018010495B3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25551,76302</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20231026&DB=EPODOC&CC=DE&NR=102018010495B3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Auth, Christopher P</creatorcontrib><creatorcontrib>Chikarmane, Vinay</creatorcontrib><creatorcontrib>Shin, Jinhong</creatorcontrib><creatorcontrib>Yeoh, Andrew W</creatorcontrib><creatorcontrib>Steigerwald, Joseph</creatorcontrib><title>HETEROGENE METALLLEITUNGSZUSAMMENSETZUNGEN FÜR FORTSCHRITTLICHE INTEGRIERTER-SCHALTKREIS-STRUKTUR-FERTIGUNG</title><description>Integrierte Schaltungsstruktur (5800), aufweisend:eine erste Vielzahl von leitenden Verbindungsleitungen (5804) und Vias in einer ersten dielektrischen Zwischenschicht, ILD (5802), über einem Substrat (5801) und durch diese beabstandet, wobei einzelne der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias ein erstes leitendes Barrierematerial (5806) entlang von Seitenwänden und einem Boden aus einem ersten leitenden Füllmaterial (5808) aufweisen; undeine zweite Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) in einer zweiten ILD-Schicht (5812) über der ersten ILD-Schicht (5802) und durch diese beabstandet,wobei einzelne der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) ein zweites leitendes Barrierematerial (5806) entlang von Seitenwänden und einem Boden eines zweiten leitenden Füllmaterials (5808) aufweisen, wobei das erste leitende Barrierematerial (5806) eine andere Zusammensetzung als das zweite leitende Barrierematerial (5806) aufweist, und wobei einzelne leitende Verbindungsleitungen der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias entlang einer ersten Richtung verlaufen, und einzelne leitende Verbindungsleitungen der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5828) entlang einer zweiten Richtung orthogonal zu der ersten Richtung verlaufen, und wobei eine der leitenden Verbindungsleitungen der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5828) direkt mit einer der leitenden Verbindungsleitungen der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias durch eines der Vias (5829) der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) gekoppelt ist.
Embodiments of the disclosure are in the field of advanced integrated circuit structure fabrication and, in particular, 10 nanometer node and smaller integrated circuit structure fabrication and the resulting structures. In an example, an integrated circuit structure includes a first plurality of conductive interconnect lines in and spaced apart by a first ILD layer, wherein individual ones of the first plurality of conductive interconnect lines comprise a first conductive barrier material along sidewalls and a bottom of a first conductive fill material. A second plurality of conductive interconnect lines is in and spaced apart by a second ILD layer above the first ILD layer, wherein individual ones of the second plurality of conductive interconnect lines comprise a second conductive barrier material along sidewalls and a bottom of a second conductive fill material, wherein the second conductive fill material is different in composition from the first conductive fill material.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjL0KwjAURrs4iPoOWRwDqVWoY603PzRN4eZm6VKKxKlooT6Ob-OLmcEHcPr4OIezziYNBNgpcMBaoMpaC4aCU74PvmpbcB6oTx8ck583Mtkh-VqjIbKm1sCMI1BoAFOHJ1JZahCM554wNBSQy8SMSo1ttrqP0xJ3v91kewlUax7n5xCXebzFR3wNV8jFQeSlyMXxfLoUxb_eFz84OuM</recordid><startdate>20231026</startdate><enddate>20231026</enddate><creator>Auth, Christopher P</creator><creator>Chikarmane, Vinay</creator><creator>Shin, Jinhong</creator><creator>Yeoh, Andrew W</creator><creator>Steigerwald, Joseph</creator><scope>EVB</scope></search><sort><creationdate>20231026</creationdate><title>HETEROGENE METALLLEITUNGSZUSAMMENSETZUNGEN FÜR FORTSCHRITTLICHE INTEGRIERTER-SCHALTKREIS-STRUKTUR-FERTIGUNG</title><author>Auth, Christopher P ; Chikarmane, Vinay ; Shin, Jinhong ; Yeoh, Andrew W ; Steigerwald, Joseph</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE102018010495B33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Auth, Christopher P</creatorcontrib><creatorcontrib>Chikarmane, Vinay</creatorcontrib><creatorcontrib>Shin, Jinhong</creatorcontrib><creatorcontrib>Yeoh, Andrew W</creatorcontrib><creatorcontrib>Steigerwald, Joseph</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Auth, Christopher P</au><au>Chikarmane, Vinay</au><au>Shin, Jinhong</au><au>Yeoh, Andrew W</au><au>Steigerwald, Joseph</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>HETEROGENE METALLLEITUNGSZUSAMMENSETZUNGEN FÜR FORTSCHRITTLICHE INTEGRIERTER-SCHALTKREIS-STRUKTUR-FERTIGUNG</title><date>2023-10-26</date><risdate>2023</risdate><abstract>Integrierte Schaltungsstruktur (5800), aufweisend:eine erste Vielzahl von leitenden Verbindungsleitungen (5804) und Vias in einer ersten dielektrischen Zwischenschicht, ILD (5802), über einem Substrat (5801) und durch diese beabstandet, wobei einzelne der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias ein erstes leitendes Barrierematerial (5806) entlang von Seitenwänden und einem Boden aus einem ersten leitenden Füllmaterial (5808) aufweisen; undeine zweite Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) in einer zweiten ILD-Schicht (5812) über der ersten ILD-Schicht (5802) und durch diese beabstandet,wobei einzelne der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) ein zweites leitendes Barrierematerial (5806) entlang von Seitenwänden und einem Boden eines zweiten leitenden Füllmaterials (5808) aufweisen, wobei das erste leitende Barrierematerial (5806) eine andere Zusammensetzung als das zweite leitende Barrierematerial (5806) aufweist, und wobei einzelne leitende Verbindungsleitungen der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias entlang einer ersten Richtung verlaufen, und einzelne leitende Verbindungsleitungen der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5828) entlang einer zweiten Richtung orthogonal zu der ersten Richtung verlaufen, und wobei eine der leitenden Verbindungsleitungen der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5828) direkt mit einer der leitenden Verbindungsleitungen der ersten Vielzahl von leitenden Verbindungsleitungen (5804) und Vias durch eines der Vias (5829) der zweiten Vielzahl von leitenden Verbindungsleitungen (5814) und Vias (5829) gekoppelt ist.
Embodiments of the disclosure are in the field of advanced integrated circuit structure fabrication and, in particular, 10 nanometer node and smaller integrated circuit structure fabrication and the resulting structures. In an example, an integrated circuit structure includes a first plurality of conductive interconnect lines in and spaced apart by a first ILD layer, wherein individual ones of the first plurality of conductive interconnect lines comprise a first conductive barrier material along sidewalls and a bottom of a first conductive fill material. A second plurality of conductive interconnect lines is in and spaced apart by a second ILD layer above the first ILD layer, wherein individual ones of the second plurality of conductive interconnect lines comprise a second conductive barrier material along sidewalls and a bottom of a second conductive fill material, wherein the second conductive fill material is different in composition from the first conductive fill material.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | ger |
| recordid | cdi_epo_espacenet_DE102018010495B3 |
| source | esp@cenet |
| subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
| title | HETEROGENE METALLLEITUNGSZUSAMMENSETZUNGEN FÜR FORTSCHRITTLICHE INTEGRIERTER-SCHALTKREIS-STRUKTUR-FERTIGUNG |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-16T01%3A51%3A41IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Auth,%20Christopher%20P&rft.date=2023-10-26&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE102018010495B3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |