Phasenregelkreis mit zweistufiger Steuerung

Phasenregelkreis, umfassend: einen digital gesteuerten Oszillator (DCO) zur Erzeugung eines DCO Ausgangssignals (fOSC), einen mit dem DCO für den Empfang des DCO-Ausgangssignals und zur Ausgabe eines Rückkopplungstaktsignals (fN) gekoppelten Taktteiler; und einen Phasen/Frequenzdetektor (PFD), der mit dem DCO zur Steuerung des DCO durch ein DCO-Steuersignal (dCNTL) gekoppelt ist, wobei der Phasen/Frequenzdetektor (PFD) einen ersten Eingang für den Empfang des Rückkopplungstaktsignals (fN) und einen zweiten Eingang für den Empfang eines Referenztaktsignals (fREF) hat, bei dem der PFD eine Frequenzdetektionsstufe (FD) umfasst, die so eingerichtet ist, dass sie in einer Frequenzdetektionsbetriebsart eine Frequenzdifferenz zwischen dem Rückkopplungstaktsignal (fN) und dem Referenztaktsignal (fREF) berechnen und basierend auf der Frequenzdifferenz das DCO-Steuersignal einstellen kann, eine Phasendetektionsstufe (PD) zur Berechnung eines Phasenfehlers zwischen dem Rückkopplungstaktsignal und dem Referenztaktsignal in einer Phasendetektionsbetriebsart, und ein Schaltmittel, um zwischen der Frequenzdetektionsbetriebsart und der Phasendetektionsbetriebsart umzuschalten, wenn eine Frequenz des Rückkopplungstaktsignals einen vorbestimmten Wert erreicht, wobei die Phasendetektionsstufe (PD) so eingerichtet ist, dass sie ein PD Ausgangssignal mit AUF- und AB-Impulsen in Übereinstimmung mit dem Vorzeichen des Phasenfehlers bereitstellt, der Phasenregelkreis so eingerichtet ist, daß er das DCO-Steuersignal (dCNTL) als Reaktion auf einen AUF-Impuls um eine vorgegebene Schrittgröße erhöht und das DCO-Steuersignal (dCNTL) als Reaktion auf einen AB-Impuls um eine vorgegebene Schrittgröße herabsetzt, und daß der Phasenregelkreis in die Frequenzdetektionsbetriebsart zurückkehrt, wenn die Musterverschiebungsstufe feststellt, daß eine Länge eines AUF-Impulses oder eines AB-Impulses länger als eine halbe Periode des Referenztaktsignals ist, wobei die Größe des digitalen Wertes die Schrittgröße eines zweistufigen Regelmechanismus darstellt und so bestimmt wird, daß ein bestimmtes deterministisches Phasenrauschen nicht überschritten wird. A phase locked loop has a digitally controlled oscillator (DCO) for generating a DCO output signal (fOSC), a clock divider coupled to the DCO and receiving the DCO output signal and outputting a feedback clock signal (fN), and a phase frequency detector (PFD) coupled to the DCO and controlling the DCO by a DCO control signal (dCNTL). The PFD has a