Verfahren zum gesteuerten Einsynchronisieren auf ein nicht stabiles Taktsystem und hiermit korrespondierende Empfangseinheit
Durch weiches Einsynchronisieren mittels geringfügiger Änderung der Periodendauer des erzeugten Taktsignals (a) kann dieses so verändert werden, dass sich eine Phasendifferenz (c) zwischen dem von einer PLL (6) auf ein Synchronisationssignal (S) erzeugten stabilen Taktsignal (b) und dem für die Appl...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Durch weiches Einsynchronisieren mittels geringfügiger Änderung der Periodendauer des erzeugten Taktsignals (a) kann dieses so verändert werden, dass sich eine Phasendifferenz (c) zwischen dem von einer PLL (6) auf ein Synchronisationssignal (S) erzeugten stabilen Taktsignal (b) und dem für die Applikation (4) erzeugten Taktsignal (a) langsam reduziert, bis nach einer gewissen Zeit beide Taktsignale (a, b) zueinander synchron sind. Dadurch behalten die erzeugten Taktsignale (a) weitgehend ihre Periodendauer, so dass sichergestellt ist, dass mit diesem Takt zyklisch aufgerufene Anwendungen vollständig mit der erforderlichen Genauigkeit abgearbeitet werden können. Indem von der PLL (6) ausgeregelte Schwankungen der Periodendauer des ersten Taktgebers auf den zweiten Taktgeber abgebildet werden, bleibt eine zu kompensierende Phasendifferenz (c) konstant. Der Vorgang des weichen Einsynchronisierens unterscheidet sich somit kaum vom normalen Betriebszustand.
A method for controlled synchronization to an astable clock system, and reception unit corresponding thereto are disclosed. Soft synchronization using a slight change in the period duration of the clock signal produced makes it possible to alter said clock signal such that a phase difference between the stable clock signal produced by a phased locked loop upon a synchronization signal and the clock signal produced for an application is slowly reduced until the two clock signals are in synchronization with one another after a period of time. |
---|