SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURE

SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURE

A monolithically integrated semiconductor assembly is presented. The semiconductor assembly includes a substrate including silicon (Si), and gallium nitride (GaN) semiconductor device is fabricated on the substrate. The semiconductor assembly further includes at least one transient voltage suppresso...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ZHOU, RUI, KASHYAP,AVINASH SRIKRISHNAN, LOSEE, PETER ALMERN, SANDVIK, PETER MICAH
Format: Patent
Sprache:eng ; fre
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator ZHOU, RUI
KASHYAP,AVINASH SRIKRISHNAN
LOSEE, PETER ALMERN
SANDVIK, PETER MICAH
description A monolithically integrated semiconductor assembly is presented. The semiconductor assembly includes a substrate including silicon (Si), and gallium nitride (GaN) semiconductor device is fabricated on the substrate. The semiconductor assembly further includes at least one transient voltage suppressor (TVS) structure fabricated in or on the substrate, wherein the TVS structure is in electrical contact with the GaN semiconductor device. The TVS structure is configured to operate in a punch- through mode, an avalanche mode, or combinations thereof, when an applied voltage across the GaN semiconductor device is greater than a threshold voltage. Methods of making a monolithically integrated semiconductor assembly are also presented. Un dispositif à semi-conducteur à intégration monolithique est présenté. Il contient un substrat comprenant du silicium (Si), et un dispositif à semi-conducteur à base de nitrure de gallium (GaN) est fabriqué sur le substrat. Le dispositif à semi-conducteur comprend également au moins une structure de suppresseur de tension transitoire fabriquée dans ou sur le substrat, ladite structure étant en contact électrique avec le dispositif à semi-conducteur à base de GaN. La structure de suppresseur de tension transitoire est conçue pour fonctionner en mode pénétration, en mode davalanche ou des combinaisons de ceux-ci, lorsquune tension appliquée au dispositif à semi-conducteur à base de GaN est plus importante quune tension seuil. Des procédés de fabrication dun dispositif à semi-conducteur à intégration monolithique sont également présentés.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_CA2856490C</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>CA2856490C</sourcerecordid><originalsourceid>FETCH-epo_espacenet_CA2856490C3</originalsourceid><addsrcrecordid>eNrjZDAIdvX1dPb3cwl1DvEPUnAMBvKdfCIVHP1cFHxdQzz8XRT83RR8Hf1C3RydQ0KDXHkYWNMSc4pTeaE0N4O8m2uIs4duakF-fGpxQWJyal5qSbyzo5GFqZmJpYGzMWEVAKXkJYQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURE</title><source>esp@cenet</source><creator>ZHOU, RUI ; KASHYAP,AVINASH SRIKRISHNAN ; LOSEE, PETER ALMERN ; SANDVIK, PETER MICAH</creator><creatorcontrib>ZHOU, RUI ; KASHYAP,AVINASH SRIKRISHNAN ; LOSEE, PETER ALMERN ; SANDVIK, PETER MICAH</creatorcontrib><description>A monolithically integrated semiconductor assembly is presented. The semiconductor assembly includes a substrate including silicon (Si), and gallium nitride (GaN) semiconductor device is fabricated on the substrate. The semiconductor assembly further includes at least one transient voltage suppressor (TVS) structure fabricated in or on the substrate, wherein the TVS structure is in electrical contact with the GaN semiconductor device. The TVS structure is configured to operate in a punch- through mode, an avalanche mode, or combinations thereof, when an applied voltage across the GaN semiconductor device is greater than a threshold voltage. Methods of making a monolithically integrated semiconductor assembly are also presented. Un dispositif à semi-conducteur à intégration monolithique est présenté. Il contient un substrat comprenant du silicium (Si), et un dispositif à semi-conducteur à base de nitrure de gallium (GaN) est fabriqué sur le substrat. Le dispositif à semi-conducteur comprend également au moins une structure de suppresseur de tension transitoire fabriquée dans ou sur le substrat, ladite structure étant en contact électrique avec le dispositif à semi-conducteur à base de GaN. La structure de suppresseur de tension transitoire est conçue pour fonctionner en mode pénétration, en mode davalanche ou des combinaisons de ceux-ci, lorsquune tension appliquée au dispositif à semi-conducteur à base de GaN est plus importante quune tension seuil. Des procédés de fabrication dun dispositif à semi-conducteur à intégration monolithique sont également présentés.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2018</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20180213&amp;DB=EPODOC&amp;CC=CA&amp;NR=2856490C$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25544,76292</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20180213&amp;DB=EPODOC&amp;CC=CA&amp;NR=2856490C$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>ZHOU, RUI</creatorcontrib><creatorcontrib>KASHYAP,AVINASH SRIKRISHNAN</creatorcontrib><creatorcontrib>LOSEE, PETER ALMERN</creatorcontrib><creatorcontrib>SANDVIK, PETER MICAH</creatorcontrib><title>SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURE</title><description>A monolithically integrated semiconductor assembly is presented. The semiconductor assembly includes a substrate including silicon (Si), and gallium nitride (GaN) semiconductor device is fabricated on the substrate. The semiconductor assembly further includes at least one transient voltage suppressor (TVS) structure fabricated in or on the substrate, wherein the TVS structure is in electrical contact with the GaN semiconductor device. The TVS structure is configured to operate in a punch- through mode, an avalanche mode, or combinations thereof, when an applied voltage across the GaN semiconductor device is greater than a threshold voltage. Methods of making a monolithically integrated semiconductor assembly are also presented. Un dispositif à semi-conducteur à intégration monolithique est présenté. Il contient un substrat comprenant du silicium (Si), et un dispositif à semi-conducteur à base de nitrure de gallium (GaN) est fabriqué sur le substrat. Le dispositif à semi-conducteur comprend également au moins une structure de suppresseur de tension transitoire fabriquée dans ou sur le substrat, ladite structure étant en contact électrique avec le dispositif à semi-conducteur à base de GaN. La structure de suppresseur de tension transitoire est conçue pour fonctionner en mode pénétration, en mode davalanche ou des combinaisons de ceux-ci, lorsquune tension appliquée au dispositif à semi-conducteur à base de GaN est plus importante quune tension seuil. Des procédés de fabrication dun dispositif à semi-conducteur à intégration monolithique sont également présentés.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2018</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDAIdvX1dPb3cwl1DvEPUnAMBvKdfCIVHP1cFHxdQzz8XRT83RR8Hf1C3RydQ0KDXHkYWNMSc4pTeaE0N4O8m2uIs4duakF-fGpxQWJyal5qSbyzo5GFqZmJpYGzMWEVAKXkJYQ</recordid><startdate>20180213</startdate><enddate>20180213</enddate><creator>ZHOU, RUI</creator><creator>KASHYAP,AVINASH SRIKRISHNAN</creator><creator>LOSEE, PETER ALMERN</creator><creator>SANDVIK, PETER MICAH</creator><scope>EVB</scope></search><sort><creationdate>20180213</creationdate><title>SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURE</title><author>ZHOU, RUI ; KASHYAP,AVINASH SRIKRISHNAN ; LOSEE, PETER ALMERN ; SANDVIK, PETER MICAH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_CA2856490C3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2018</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>ZHOU, RUI</creatorcontrib><creatorcontrib>KASHYAP,AVINASH SRIKRISHNAN</creatorcontrib><creatorcontrib>LOSEE, PETER ALMERN</creatorcontrib><creatorcontrib>SANDVIK, PETER MICAH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>ZHOU, RUI</au><au>KASHYAP,AVINASH SRIKRISHNAN</au><au>LOSEE, PETER ALMERN</au><au>SANDVIK, PETER MICAH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURE</title><date>2018-02-13</date><risdate>2018</risdate><abstract>A monolithically integrated semiconductor assembly is presented. The semiconductor assembly includes a substrate including silicon (Si), and gallium nitride (GaN) semiconductor device is fabricated on the substrate. The semiconductor assembly further includes at least one transient voltage suppressor (TVS) structure fabricated in or on the substrate, wherein the TVS structure is in electrical contact with the GaN semiconductor device. The TVS structure is configured to operate in a punch- through mode, an avalanche mode, or combinations thereof, when an applied voltage across the GaN semiconductor device is greater than a threshold voltage. Methods of making a monolithically integrated semiconductor assembly are also presented. Un dispositif à semi-conducteur à intégration monolithique est présenté. Il contient un substrat comprenant du silicium (Si), et un dispositif à semi-conducteur à base de nitrure de gallium (GaN) est fabriqué sur le substrat. Le dispositif à semi-conducteur comprend également au moins une structure de suppresseur de tension transitoire fabriquée dans ou sur le substrat, ladite structure étant en contact électrique avec le dispositif à semi-conducteur à base de GaN. La structure de suppresseur de tension transitoire est conçue pour fonctionner en mode pénétration, en mode davalanche ou des combinaisons de ceux-ci, lorsquune tension appliquée au dispositif à semi-conducteur à base de GaN est plus importante quune tension seuil. Des procédés de fabrication dun dispositif à semi-conducteur à intégration monolithique sont également présentés.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_CA2856490C
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-28T09%3A06%3A34IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=ZHOU,%20RUI&rft.date=2018-02-13&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3ECA2856490C%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true