conversor analógico para digital de aproximação sucessiva sequenciada

--- page 1--- 1/1 resumo "conversor analã“gico para digital de aproximaã‡ãƒo sucessiva sequenciada" uma conversã£o de dados analã³gicos para digitais de mãºltiplos estã¡gios, incluindo: uma unidade de primeiro estã¡gio configurada para processar um sinal de entrada analã³gica em um prim...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SOTIRIOS LIMOTYRAKIS, HYUNSIK PARK
Format: Patent
Sprache:por
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:--- page 1--- 1/1 resumo "conversor analã“gico para digital de aproximaã‡ãƒo sucessiva sequenciada" uma conversã£o de dados analã³gicos para digitais de mãºltiplos estã¡gios, incluindo: uma unidade de primeiro estã¡gio configurada para processar um sinal de entrada analã³gica em um primeiro nãºmero de bits mais significativos utilizando um primeiro sinal de referãªncia, e para enviar um sinal residual de primeiro estã¡gio; uma unidade de segundo estã¡gio configurada para receber e processar o sinal residual de primeiro estã¡gio em um segundo nãºmero dos bits menos significativos restantes utilizando um segundo sinal de referãªncia; uma unidade de amostragem configurada para amostrar o sinal residual de primeiro estã¡gio recebido da unidade de primeiro estã¡gio na unidade de segundo estã¡gios com um elemento passivo; e uma unidade de saã­da configurada para enviar um valor digital que ã© uma combinaã§ã£o do primeiro nãºmero de bits mais significativos e o segundo nãºmero de bits menos significativos restantes. A multistage analog-to-digital data conversion, including: a first stage unit configured to process an analog input signal into a first number of most significant bits using a first reference signal, and to output a first stage residue signal; a second stage unit configured to receive and process the first stage residue signal into a second number of remaining least significant bits using a second reference signal; a sampling unit configured to sample the first stage residue signal received from the first stage unit onto the second stage unit with a passive element; and an output unit configured to output a digital value that is a combination of the first number of most significant bits and the second number of remaining least significant bits.