Ligação à prova de falhas tolerante a faltas

ligação à prova de falhas tolerante a faltas a presente invenção refere-se, geralmente, a uma pluralidade de comutadores de estado sólido com dimensões periféricas variantes conectada em série entre uma fonte de energia e uma carga. um circuito integrado de teste detecta uma condição de sobretensão...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ROBERT D. HOLLEY, N. EVAN LURTON
Format: Patent
Sprache:por
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator ROBERT D. HOLLEY
N. EVAN LURTON
description ligação à prova de falhas tolerante a faltas a presente invenção refere-se, geralmente, a uma pluralidade de comutadores de estado sólido com dimensões periféricas variantes conectada em série entre uma fonte de energia e uma carga. um circuito integrado de teste detecta uma condição de sobretensão através de uma ou mais das dimensões periféricas variantes e abre ou fecha a uma ou mais das dimensões periféricas variantes, de acordo com uma tensão medida através de pelo menos um comutador de estado sólido de uma pluralidade de comutadores de estado sólido. The present disclosure is directed to a fail-safe link with a branch comprising a plurality of solid state switches of varying periphery sizes connected in series between a power source and a load. A built-in test circuit senses an overvoltage condition across one or more of the switches of varying periphery sizes and opens or closes the one or more of the switches of varying periphery sizes in accordance with a measured voltage across at least one solid state switch of the plurality of solid state switches. In an arrangement comprising a plurality of branches, the test circuit is connected with the supply side switches and the load switches of the plurality of branches and provides an indication whether a failure has occurred in the supply side switches or the load side switches.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_BR102013026254B1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>BR102013026254B1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_BR102013026254B13</originalsourceid><addsrcrecordid>eNrjZND3yUxPPLz88OJ8hcMLFAqK8ssSFVJSFdISczISixVK8nNSixLzSlIVEkFCJYnFPAysQEZxKi-U5mZQdXMNcfbQTS3Ij08tLkhMTs1LLYl3CjI0MDIwNDYwMjMyNXEyNCZWHQApwi2l</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Ligação à prova de falhas tolerante a faltas</title><source>esp@cenet</source><creator>ROBERT D. HOLLEY ; N. EVAN LURTON</creator><creatorcontrib>ROBERT D. HOLLEY ; N. EVAN LURTON</creatorcontrib><description>ligação à prova de falhas tolerante a faltas a presente invenção refere-se, geralmente, a uma pluralidade de comutadores de estado sólido com dimensões periféricas variantes conectada em série entre uma fonte de energia e uma carga. um circuito integrado de teste detecta uma condição de sobretensão através de uma ou mais das dimensões periféricas variantes e abre ou fecha a uma ou mais das dimensões periféricas variantes, de acordo com uma tensão medida através de pelo menos um comutador de estado sólido de uma pluralidade de comutadores de estado sólido. The present disclosure is directed to a fail-safe link with a branch comprising a plurality of solid state switches of varying periphery sizes connected in series between a power source and a load. A built-in test circuit senses an overvoltage condition across one or more of the switches of varying periphery sizes and opens or closes the one or more of the switches of varying periphery sizes in accordance with a measured voltage across at least one solid state switch of the plurality of solid state switches. In an arrangement comprising a plurality of branches, the test circuit is connected with the supply side switches and the load switches of the plurality of branches and provides an indication whether a failure has occurred in the supply side switches or the load side switches.</description><language>por</language><subject>MEASURING ; MEASURING ELECTRIC VARIABLES ; MEASURING MAGNETIC VARIABLES ; PHYSICS ; TESTING</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20211013&amp;DB=EPODOC&amp;CC=BR&amp;NR=102013026254B1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76516</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20211013&amp;DB=EPODOC&amp;CC=BR&amp;NR=102013026254B1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>ROBERT D. HOLLEY</creatorcontrib><creatorcontrib>N. EVAN LURTON</creatorcontrib><title>Ligação à prova de falhas tolerante a faltas</title><description>ligação à prova de falhas tolerante a faltas a presente invenção refere-se, geralmente, a uma pluralidade de comutadores de estado sólido com dimensões periféricas variantes conectada em série entre uma fonte de energia e uma carga. um circuito integrado de teste detecta uma condição de sobretensão através de uma ou mais das dimensões periféricas variantes e abre ou fecha a uma ou mais das dimensões periféricas variantes, de acordo com uma tensão medida através de pelo menos um comutador de estado sólido de uma pluralidade de comutadores de estado sólido. The present disclosure is directed to a fail-safe link with a branch comprising a plurality of solid state switches of varying periphery sizes connected in series between a power source and a load. A built-in test circuit senses an overvoltage condition across one or more of the switches of varying periphery sizes and opens or closes the one or more of the switches of varying periphery sizes in accordance with a measured voltage across at least one solid state switch of the plurality of solid state switches. In an arrangement comprising a plurality of branches, the test circuit is connected with the supply side switches and the load switches of the plurality of branches and provides an indication whether a failure has occurred in the supply side switches or the load side switches.</description><subject>MEASURING</subject><subject>MEASURING ELECTRIC VARIABLES</subject><subject>MEASURING MAGNETIC VARIABLES</subject><subject>PHYSICS</subject><subject>TESTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZND3yUxPPLz88OJ8hcMLFAqK8ssSFVJSFdISczISixVK8nNSixLzSlIVEkFCJYnFPAysQEZxKi-U5mZQdXMNcfbQTS3Ij08tLkhMTs1LLYl3CjI0MDIwNDYwMjMyNXEyNCZWHQApwi2l</recordid><startdate>20211013</startdate><enddate>20211013</enddate><creator>ROBERT D. HOLLEY</creator><creator>N. EVAN LURTON</creator><scope>EVB</scope></search><sort><creationdate>20211013</creationdate><title>Ligação à prova de falhas tolerante a faltas</title><author>ROBERT D. HOLLEY ; N. EVAN LURTON</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_BR102013026254B13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>por</language><creationdate>2021</creationdate><topic>MEASURING</topic><topic>MEASURING ELECTRIC VARIABLES</topic><topic>MEASURING MAGNETIC VARIABLES</topic><topic>PHYSICS</topic><topic>TESTING</topic><toplevel>online_resources</toplevel><creatorcontrib>ROBERT D. HOLLEY</creatorcontrib><creatorcontrib>N. EVAN LURTON</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>ROBERT D. HOLLEY</au><au>N. EVAN LURTON</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Ligação à prova de falhas tolerante a faltas</title><date>2021-10-13</date><risdate>2021</risdate><abstract>ligação à prova de falhas tolerante a faltas a presente invenção refere-se, geralmente, a uma pluralidade de comutadores de estado sólido com dimensões periféricas variantes conectada em série entre uma fonte de energia e uma carga. um circuito integrado de teste detecta uma condição de sobretensão através de uma ou mais das dimensões periféricas variantes e abre ou fecha a uma ou mais das dimensões periféricas variantes, de acordo com uma tensão medida através de pelo menos um comutador de estado sólido de uma pluralidade de comutadores de estado sólido. The present disclosure is directed to a fail-safe link with a branch comprising a plurality of solid state switches of varying periphery sizes connected in series between a power source and a load. A built-in test circuit senses an overvoltage condition across one or more of the switches of varying periphery sizes and opens or closes the one or more of the switches of varying periphery sizes in accordance with a measured voltage across at least one solid state switch of the plurality of solid state switches. In an arrangement comprising a plurality of branches, the test circuit is connected with the supply side switches and the load switches of the plurality of branches and provides an indication whether a failure has occurred in the supply side switches or the load side switches.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language por
recordid cdi_epo_espacenet_BR102013026254B1
source esp@cenet
subjects MEASURING
MEASURING ELECTRIC VARIABLES
MEASURING MAGNETIC VARIABLES
PHYSICS
TESTING
title Ligação à prova de falhas tolerante a faltas
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-15T00%3A56%3A01IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=ROBERT%20D.%20HOLLEY&rft.date=2021-10-13&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EBR102013026254B1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true