VERFAHREN UND VORRICHTUNG ZUM PRÜFEN DER DATENLENKLOGIK FÜR DEN DATENSPEICHER MIT UNABHÄNGIG VONEINANDER ADRESSIERBAREN UNTEREINHEITEN

Read and write data steering logic in the I/O of a memory array is tested by providing a data bus lane for each addressable subunit of a memory array storage location. Each bus lane is connected to the data input of a comparator. A BIST controller writes test patterns to the memory through the write...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	MUMFORD, CLINT WAYNE, PATEL, SANJAY B, MAMILETI, LAKSHMIKANT, KRISHNAMURTHY, ANAND
Format:	Patent
Sprache:	ger
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!