Variantes de sistema de almacenamiento para un detector de radar en el espacio de los momentos
Los detectores de radar con toma de la decisión en el espacio de los momentos (método DRACEC), requieren muestrear los parámetros de las señales provenientes de la región explorada y almacenar estas muestras teniendo en cuenta la célula resolutiva que les dio origen. El presente artículo propone la...
Gespeichert in:
| Veröffentlicht in: | Ingeniería electrónica, automática y comunicaciones automática y comunicaciones, 2017-08, Vol.38 (2), p.65-71 |
|---|---|
| Hauptverfasser: | , , |
| Format: | Artikel |
| Sprache: | por ; spa |
| Schlagworte: | |
| Online-Zugang: | Volltext |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | 71 |
|---|---|
| container_issue | 2 |
| container_start_page | 65 |
| container_title | Ingeniería electrónica, automática y comunicaciones |
| container_volume | 38 |
| creator | Guillén Soriano, Camilo Marcos Rojas, Carlos Luis Chávez Ferry, Nelson |
| description | Los detectores de radar con toma de la decisión en el espacio de los momentos (método DRACEC), requieren muestrear los parámetros de las señales provenientes de la región explorada y almacenar estas muestras teniendo en cuenta la célula resolutiva que les dio origen. El presente artículo propone la implementación en FPGA de dos variantes de sistema de almacenamiento, cada una de la cuales garantiza la identificación precisa de la célula que corresponde a un determinado conjunto de muestras. La primera variante está basada en sistemas digitales secuenciales que controlan una memoria RAM estática, mientras que la segunda utiliza un microprocesador en conjunto con memorias RAM internas al FPGA. Los sistemas desarrollados permiten el almacenamiento ordenado de las muestras como se requiere para las etapas posteriores de los detectores de radar que empleen el método DRACEC. |
| format | Article |
| fullrecord | <record><control><sourceid>scielo_dialn</sourceid><recordid>TN_cdi_dialnet_primary_oai_dialnet_unirioja_es_ART0001209885</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><scielo_id>S1815_59282017000200005</scielo_id><sourcerecordid>S1815_59282017000200005</sourcerecordid><originalsourceid>FETCH-LOGICAL-d925-16807075616bb6fb95694f0342b4a46eda4395c520528e66cda7d19a625bd83b3</originalsourceid><addsrcrecordid>eNpNkN1KxDAQhYsouK6-Q16gMkmbNAFvlsU_WBC0eGmYNrOQpU2WpHvh29uyCl4Mczgz3zCci2LFNZelNEJf_tPXxU3OBwBpGgGr4usTk8cwUWaOWPZ5ohEXicOIPQUcPYUpsiMmZKcwTybqp5iWlYQOE6PAaGCUj9j7uNhDzGyM44Ll2-Jqj0Omu9--Ltqnx3b7Uu7enl-3m13pjJAlVxoaaKTiquvUvjNSmXoPVS26GmtFDuvKyF4KkEKTUr3DxnGDSsjO6aqr1sXD-azzOASa7DH5EdO3jejtn3cKPvl4QEvZbt5bAOACjNZyxu_PeO49DdEe4imF-V37scRml9gE8GYmxFwgqx994GcA</addsrcrecordid><sourcetype>Open Website</sourcetype><iscdi>true</iscdi><recordtype>article</recordtype></control><display><type>article</type><title>Variantes de sistema de almacenamiento para un detector de radar en el espacio de los momentos</title><source>Dialnet</source><source>EZB-FREE-00999 freely available EZB journals</source><creator>Guillén Soriano, Camilo ; Marcos Rojas, Carlos Luis ; Chávez Ferry, Nelson</creator><creatorcontrib>Guillén Soriano, Camilo ; Marcos Rojas, Carlos Luis ; Chávez Ferry, Nelson</creatorcontrib><description>Los detectores de radar con toma de la decisión en el espacio de los momentos (método DRACEC), requieren muestrear los parámetros de las señales provenientes de la región explorada y almacenar estas muestras teniendo en cuenta la célula resolutiva que les dio origen. El presente artículo propone la implementación en FPGA de dos variantes de sistema de almacenamiento, cada una de la cuales garantiza la identificación precisa de la célula que corresponde a un determinado conjunto de muestras. La primera variante está basada en sistemas digitales secuenciales que controlan una memoria RAM estática, mientras que la segunda utiliza un microprocesador en conjunto con memorias RAM internas al FPGA. Los sistemas desarrollados permiten el almacenamiento ordenado de las muestras como se requiere para las etapas posteriores de los detectores de radar que empleen el método DRACEC.</description><identifier>ISSN: 1815-5928</identifier><identifier>ISSN: 0258-5944</identifier><identifier>EISSN: 1815-5928</identifier><language>por ; spa</language><publisher>Universidad Tecnológica de La Habana José Antonio Echeverría, Cujae</publisher><subject>AUTOMATION & CONTROL SYSTEMS ; COMPUTER SCIENCE, ARTIFICIAL INTELLIGENCE ; COMPUTER SCIENCE, HARDWARE & ARCHITECTURE ; DRACEC method ; ENGINEERING, BIOMEDICAL ; ENGINEERING, ELECTRICAL & ELECTRONIC ; FPGA ; memorias RAM ; método DRACEC ; NANOSCIENCE & NANOTECHNOLOGY ; RAM memory ; ROBOTICS ; TELECOMMUNICATIONS</subject><ispartof>Ingeniería electrónica, automática y comunicaciones, 2017-08, Vol.38 (2), p.65-71</ispartof><rights>This work is licensed under a Creative Commons Attribution-NonCommercial 4.0 International License.</rights><rights>LICENCIA DE USO: Los documentos a texto completo incluidos en Dialnet son de acceso libre y propiedad de sus autores y/o editores. Por tanto, cualquier acto de reproducción, distribución, comunicación pública y/o transformación total o parcial requiere el consentimiento expreso y escrito de aquéllos. Cualquier enlace al texto completo de estos documentos deberá hacerse a través de la URL oficial de éstos en Dialnet. Más información: https://dialnet.unirioja.es/info/derechosOAI | INTELLECTUAL PROPERTY RIGHTS STATEMENT: Full text documents hosted by Dialnet are protected by copyright and/or related rights. This digital object is accessible without charge, but its use is subject to the licensing conditions set by its authors or editors. Unless expressly stated otherwise in the licensing conditions, you are free to linking, browsing, printing and making a copy for your own personal purposes. All other acts of reproduction and communication to the public are subject to the licensing conditions expressed by editors and authors and require consent from them. Any link to this document should be made using its official URL in Dialnet. More info: https://dialnet.unirioja.es/info/derechosOAI</rights><lds50>peer_reviewed</lds50><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><link.rule.ids>230,314,777,781,871,882</link.rule.ids></links><search><creatorcontrib>Guillén Soriano, Camilo</creatorcontrib><creatorcontrib>Marcos Rojas, Carlos Luis</creatorcontrib><creatorcontrib>Chávez Ferry, Nelson</creatorcontrib><title>Variantes de sistema de almacenamiento para un detector de radar en el espacio de los momentos</title><title>Ingeniería electrónica, automática y comunicaciones</title><addtitle>EAC</addtitle><description>Los detectores de radar con toma de la decisión en el espacio de los momentos (método DRACEC), requieren muestrear los parámetros de las señales provenientes de la región explorada y almacenar estas muestras teniendo en cuenta la célula resolutiva que les dio origen. El presente artículo propone la implementación en FPGA de dos variantes de sistema de almacenamiento, cada una de la cuales garantiza la identificación precisa de la célula que corresponde a un determinado conjunto de muestras. La primera variante está basada en sistemas digitales secuenciales que controlan una memoria RAM estática, mientras que la segunda utiliza un microprocesador en conjunto con memorias RAM internas al FPGA. Los sistemas desarrollados permiten el almacenamiento ordenado de las muestras como se requiere para las etapas posteriores de los detectores de radar que empleen el método DRACEC.</description><subject>AUTOMATION & CONTROL SYSTEMS</subject><subject>COMPUTER SCIENCE, ARTIFICIAL INTELLIGENCE</subject><subject>COMPUTER SCIENCE, HARDWARE & ARCHITECTURE</subject><subject>DRACEC method</subject><subject>ENGINEERING, BIOMEDICAL</subject><subject>ENGINEERING, ELECTRICAL & ELECTRONIC</subject><subject>FPGA</subject><subject>memorias RAM</subject><subject>método DRACEC</subject><subject>NANOSCIENCE & NANOTECHNOLOGY</subject><subject>RAM memory</subject><subject>ROBOTICS</subject><subject>TELECOMMUNICATIONS</subject><issn>1815-5928</issn><issn>0258-5944</issn><issn>1815-5928</issn><fulltext>true</fulltext><rsrctype>article</rsrctype><creationdate>2017</creationdate><recordtype>article</recordtype><sourceid>FKZ</sourceid><recordid>eNpNkN1KxDAQhYsouK6-Q16gMkmbNAFvlsU_WBC0eGmYNrOQpU2WpHvh29uyCl4Mczgz3zCci2LFNZelNEJf_tPXxU3OBwBpGgGr4usTk8cwUWaOWPZ5ohEXicOIPQUcPYUpsiMmZKcwTybqp5iWlYQOE6PAaGCUj9j7uNhDzGyM44Ll2-Jqj0Omu9--Ltqnx3b7Uu7enl-3m13pjJAlVxoaaKTiquvUvjNSmXoPVS26GmtFDuvKyF4KkEKTUr3DxnGDSsjO6aqr1sXD-azzOASa7DH5EdO3jejtn3cKPvl4QEvZbt5bAOACjNZyxu_PeO49DdEe4imF-V37scRml9gE8GYmxFwgqx994GcA</recordid><startdate>20170801</startdate><enddate>20170801</enddate><creator>Guillén Soriano, Camilo</creator><creator>Marcos Rojas, Carlos Luis</creator><creator>Chávez Ferry, Nelson</creator><general>Universidad Tecnológica de La Habana José Antonio Echeverría, Cujae</general><scope>GPN</scope><scope>AGMXS</scope><scope>FKZ</scope></search><sort><creationdate>20170801</creationdate><title>Variantes de sistema de almacenamiento para un detector de radar en el espacio de los momentos</title><author>Guillén Soriano, Camilo ; Marcos Rojas, Carlos Luis ; Chávez Ferry, Nelson</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-LOGICAL-d925-16807075616bb6fb95694f0342b4a46eda4395c520528e66cda7d19a625bd83b3</frbrgroupid><rsrctype>articles</rsrctype><prefilter>articles</prefilter><language>por ; spa</language><creationdate>2017</creationdate><topic>AUTOMATION & CONTROL SYSTEMS</topic><topic>COMPUTER SCIENCE, ARTIFICIAL INTELLIGENCE</topic><topic>COMPUTER SCIENCE, HARDWARE & ARCHITECTURE</topic><topic>DRACEC method</topic><topic>ENGINEERING, BIOMEDICAL</topic><topic>ENGINEERING, ELECTRICAL & ELECTRONIC</topic><topic>FPGA</topic><topic>memorias RAM</topic><topic>método DRACEC</topic><topic>NANOSCIENCE & NANOTECHNOLOGY</topic><topic>RAM memory</topic><topic>ROBOTICS</topic><topic>TELECOMMUNICATIONS</topic><toplevel>peer_reviewed</toplevel><toplevel>online_resources</toplevel><creatorcontrib>Guillén Soriano, Camilo</creatorcontrib><creatorcontrib>Marcos Rojas, Carlos Luis</creatorcontrib><creatorcontrib>Chávez Ferry, Nelson</creatorcontrib><collection>SciELO</collection><collection>Dialnet (Open Access Full Text)</collection><collection>Dialnet</collection><jtitle>Ingeniería electrónica, automática y comunicaciones</jtitle></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext</fulltext></delivery><addata><au>Guillén Soriano, Camilo</au><au>Marcos Rojas, Carlos Luis</au><au>Chávez Ferry, Nelson</au><format>journal</format><genre>article</genre><ristype>JOUR</ristype><atitle>Variantes de sistema de almacenamiento para un detector de radar en el espacio de los momentos</atitle><jtitle>Ingeniería electrónica, automática y comunicaciones</jtitle><addtitle>EAC</addtitle><date>2017-08-01</date><risdate>2017</risdate><volume>38</volume><issue>2</issue><spage>65</spage><epage>71</epage><pages>65-71</pages><issn>1815-5928</issn><issn>0258-5944</issn><eissn>1815-5928</eissn><abstract>Los detectores de radar con toma de la decisión en el espacio de los momentos (método DRACEC), requieren muestrear los parámetros de las señales provenientes de la región explorada y almacenar estas muestras teniendo en cuenta la célula resolutiva que les dio origen. El presente artículo propone la implementación en FPGA de dos variantes de sistema de almacenamiento, cada una de la cuales garantiza la identificación precisa de la célula que corresponde a un determinado conjunto de muestras. La primera variante está basada en sistemas digitales secuenciales que controlan una memoria RAM estática, mientras que la segunda utiliza un microprocesador en conjunto con memorias RAM internas al FPGA. Los sistemas desarrollados permiten el almacenamiento ordenado de las muestras como se requiere para las etapas posteriores de los detectores de radar que empleen el método DRACEC.</abstract><pub>Universidad Tecnológica de La Habana José Antonio Echeverría, Cujae</pub><tpages>7</tpages><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext |
| identifier | ISSN: 1815-5928 |
| ispartof | Ingeniería electrónica, automática y comunicaciones, 2017-08, Vol.38 (2), p.65-71 |
| issn | 1815-5928 0258-5944 1815-5928 |
| language | por ; spa |
| recordid | cdi_dialnet_primary_oai_dialnet_unirioja_es_ART0001209885 |
| source | Dialnet; EZB-FREE-00999 freely available EZB journals |
| subjects | AUTOMATION & CONTROL SYSTEMS COMPUTER SCIENCE, ARTIFICIAL INTELLIGENCE COMPUTER SCIENCE, HARDWARE & ARCHITECTURE DRACEC method ENGINEERING, BIOMEDICAL ENGINEERING, ELECTRICAL & ELECTRONIC FPGA memorias RAM método DRACEC NANOSCIENCE & NANOTECHNOLOGY RAM memory ROBOTICS TELECOMMUNICATIONS |
| title | Variantes de sistema de almacenamiento para un detector de radar en el espacio de los momentos |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-21T08%3A18%3A40IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-scielo_dialn&rft_val_fmt=info:ofi/fmt:kev:mtx:journal&rft.genre=article&rft.atitle=Variantes%20de%20sistema%20de%20almacenamiento%20para%20un%20detector%20de%20radar%20en%20el%20espacio%20de%20los%20momentos&rft.jtitle=Ingenieri%CC%81a%20electro%CC%81nica,%20automa%CC%81tica%20y%20comunicaciones&rft.au=Guill%C3%A9n%20Soriano,%20Camilo&rft.date=2017-08-01&rft.volume=38&rft.issue=2&rft.spage=65&rft.epage=71&rft.pages=65-71&rft.issn=1815-5928&rft.eissn=1815-5928&rft_id=info:doi/&rft_dat=%3Cscielo_dialn%3ES1815_59282017000200005%3C/scielo_dialn%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rft_scielo_id=S1815_59282017000200005&rfr_iscdi=true |