Design and Implementation of High Speed 64-Bit Multiply and Accumulator Unit Using FPGA

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	International journal of innovative research in computer and communication engineering 2015-06, Vol.3 (5), p.3889-3896
1. Verfasser:	gadia, Prof. Kirit Patel, Dipika Chauhan, Prof. Kinjal va
Format:	Artikel
Sprache:	eng
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!