Symbolic Multi-Level Loop Mapping of Loop Programs for Massively Parallel Processor Arrays

Today’s MPSoCs (multiprocessor systems-on-chip) have brought up massively parallel processor array accelerators that may achieve a high computational efficiency by exploiting multiple levels of parallelism and different memory hierarchies. Such parallel processor arrays are perfect targets, particul...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	ACM transactions on embedded computing systems 2018-04, Vol.17 (2), p.1-27
Hauptverfasser:	Tanase, Alexandru, Witterauf, Michael, Teich, Jürgen, Hannig, Frank
Format:	Artikel
Sprache:	eng
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!