A 70-MHz 8-bit×8-bit parallel pipelined multiplier in 2.5-μm CMOS

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE journal of solid-state circuits 1986-08, Vol.21 (4), p.505-513
Hauptverfasser:	Hatamian, M., Cash, G.L.
Format:	Artikel
Sprache:	eng
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!