-
1
2-D Physics-Based Compact DC Modeling of Double-Gate Tunnel-FETs
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
2
-
3
Diameter Scaling of Vertical Ge Gate- All-Around Nanowire pMOSFETs
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
4
-
5
Vertical Ge Gate-All-Around Nanowire pMOSFETs With a Diameter Down to 20 nm
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
6
-
7
Line and Point Tunneling in Scaled Si/SiGe Heterostructure TFETs
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
8
Schottky barrier tuning via dopant segregation in NiGeSn-GeSn contacts
Veröffentlicht in Journal of applied physics
VolltextArtikel -
9
-
10
Characteristics of Recessed-Gate TFETs With Line Tunneling
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
Experimental Investigation of – Characteristics of Si Tunnel FETs
Veröffentlicht in IEEE electron device letters
VolltextArtikel