Treffer 1 - 3 von 3 für Suche 'Szulewski Stephen K', Suchdauer: 0,27s Treffer weiter einschränken
  1. 1
    Assigning nets to wiring planes using zero wire load and signal propagation timing for chip design

    Assigning nets to wiring planes using zero wire load and signal propagation timing for chip design von Kemmier, Bernd, Szulewski, Stephen K, Echegaray, Alexandra, Surprise, Jesse P

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  2. 2
    ASSIGNING NETS TO WIRING PLANES USING ZERO WIRE LOAD AND SIGNAL PROPAGATION TIMING FOR CHIP DESIGN

    ASSIGNING NETS TO WIRING PLANES USING ZERO WIRE LOAD AND SIGNAL PROPAGATION TIMING FOR CHIP DESIGN von Echegaray Alexandra, Szulewski Stephen K, Kemmier Bernd, Surprise Jesse P

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  3. 3
    Assigning nets to wiring planes using zero wire load and signal propagation timing for chip design

    Assigning nets to wiring planes using zero wire load and signal propagation timing for chip design von Echegaray Alexandra, Szulewski Stephen K, Surprise Jesse P, Kemmler Bernd

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:

Suchwerkzeuge: