-
1
-
2
-
3
-
4
-
5
-
6
A 110-MHz/1-Mb synchronous TagRAM
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
7
-
8
-
9
-
10
A 9-ns HIT-delay 32-kbyte cache macro for high-speed RISC
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
11
A 32 kbyte integrated cache memory
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
12
-
13
Estimation of intake of benzo(a)pyrene by Japanese from the analysis of meals
Veröffentlicht in Shokuhin eiseigaku zasshi
VolltextArtikel -
14
-
15
-
16
-
17
A 110-MHz/1-Mb synchronous TagRAM: VLSI Circuits
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
18
-
19
-
20