-
1
-
2
-
3
-
4
-
5
Decoder Reduction Approximation Scheme for Booth Multipliers
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
6
Design of Power Efficient Posit Multiplier
Veröffentlicht in IEEE transactions on circuits and systems. II, Express briefs
VolltextArtikel -
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18