Treffer 1 - 20 von 377 für Suche 'SCHLANSKER', Suchdauer: 1,07s Treffer weiter einschränken
  1. 1
    EPIC: Explicitly Parallel Instruction Computing

    EPIC: Explicitly Parallel Instruction Computing von Schlansker, M.S., Rau, B.R.

    Veröffentlicht in Computer (Long Beach, Calif.)

    Volltext
    Artikel

    Zu den Favoriten
    Gespeichert in:
  2. 2
    CORONET: Fault tolerance for Software Defined Networks

    CORONET: Fault tolerance for Software Defined Networks von Hyojoon Kim, Santos, Jose Renato, Turner, Yoshio, Schlansker, Mike, Tourrilhes, Jean, Feamster, N.


    Volltext
    Tagungsbericht

    Zu den Favoriten
    Gespeichert in:
  3. 3
    The 2014 MICRO Test of Time Award Winners: From 1978 to 1992

    The 2014 MICRO Test of Time Award Winners: From 1978 to 1992 von Mutlu, Onur, Belgard, Rich, Tredennick, Nick, Schlansker, Michael

    Veröffentlicht in IEEE MICRO

    Volltext
    Artikel

    Zu den Favoriten
    Gespeichert in:
  4. 4
    Bitwidth cognizant architecture synthesis of custom hardware accelerators

    Bitwidth cognizant architecture synthesis of custom hardware accelerators von Mahlke, S., Ravindran, R., Schlansker, M., Schreiber, R., Sherwood, T.


    Volltext
    Artikel

    Zu den Favoriten
    Gespeichert in:
  5. 5
    Embedded computer architecture and automation

    Embedded computer architecture and automation von Ramakrishna Rau, B., Schlansker, M.S.

    Veröffentlicht in Computer (Long Beach, Calif.)

    Volltext
    Artikel

    Zu den Favoriten
    Gespeichert in:
  6. 6
    MEMORY REGISTER INTERRUPT BASED SIGNALING AND MESSAGING

    MEMORY REGISTER INTERRUPT BASED SIGNALING AND MESSAGING von TOURRILHES, Jean, SCHLANSKER, Mike

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  7. 7
    Killer Fabrics for Scalable Datacenters

    Killer Fabrics for Scalable Datacenters von Schlansker, M, Tourrilhes, J, Turner, Y, Santos, J R


    Volltext
    Tagungsbericht

    Zu den Favoriten
    Gespeichert in:
  8. 8
    Exploiting Fine-Grained Data Parallelism with Chip Multiprocessors and Fast Barriers

    Exploiting Fine-Grained Data Parallelism with Chip Multiprocessors and Fast Barriers von Sampson, Jack, Gonzalez, Ruben, Collard, Jean-Francois, Jouppi, Norman P., Schlansker, Mike, Calder, Brad


    Volltext
    Tagungsbericht

    Zu den Favoriten
    Gespeichert in:
  9. 9
    A distributed control path architecture for VLIW processors

    A distributed control path architecture for VLIW processors von Hongtao Zhong, Fan, K., Mahlke, S., Schlansker, M.


    Volltext
    Tagungsbericht

    Zu den Favoriten
    Gespeichert in:
  10. 10
    Compiling for EPIC architectures

    Compiling for EPIC architectures von Kathail, V., Schlansker, M.S., Rau, B.R.

    Veröffentlicht in Proceedings of the IEEE

    Volltext
    Artikel

    Zu den Favoriten
    Gespeichert in:
  11. 11
    Challenges to combining general-purpose and multimedia processors

    Challenges to combining general-purpose and multimedia processors von Conte, T.M., Dubey, P.K., Jennings, M.D., Lee, R.B., Peleg, A., Rathnam, S., Schlansker, M., Song, P., Wolfe, A.

    Veröffentlicht in Computer (Long Beach, Calif.)

    Volltext
    Artikel

    Zu den Favoriten
    Gespeichert in:
  12. 12
    Interrupt and message generation independent of status register content

    Interrupt and message generation independent of status register content von Schlansker, Mike, Tourrilhes, Jean

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  13. 13
    Partial cache coherence

    Partial cache coherence von Tourrilhes, Jean, Schlansker, Michael

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  14. 14
    MEMORY REGISTER INTERRUPT BASED SIGNALING AND MESSAGING

    MEMORY REGISTER INTERRUPT BASED SIGNALING AND MESSAGING von Schlansker, Mike, Tourrilhes, Jean

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  15. 15
    PARTIALLY COHERENT MEMORY TRANSFER

    PARTIALLY COHERENT MEMORY TRANSFER von Schlansker, Mike, Tourrilhes, Jean

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  16. 16
    PARTIAL CACHE COHERENCE

    PARTIAL CACHE COHERENCE von Tourrilhes, Jean, Schlansker, Michael

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  17. 17
    MEMORY REGISTER INTERRUPT BASED SIGNALING AND MESSAGING

    MEMORY REGISTER INTERRUPT BASED SIGNALING AND MESSAGING von TOURRILHES, Jean, SCHLANSKER, Mike

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  18. 18
    MEMORY REGISTER INTERRUPT BASED SIGNALING AND MESSAGING

    MEMORY REGISTER INTERRUPT BASED SIGNALING AND MESSAGING von TOURRILHES, Jean, SCHLANSKER, Mike

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  19. 19
    COMPUTING NODE TO INITIATE AN INTERRUPT FOR A WRITE REQUEST RECEIVED OVER A MEMORY FABRIC CHANNEL

    COMPUTING NODE TO INITIATE AN INTERRUPT FOR A WRITE REQUEST RECEIVED OVER A MEMORY FABRIC CHANNEL von Tourrilhes Jean, Schlansker Mike

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:
  20. 20
    ATOMIC MEMORY OPERATION

    ATOMIC MEMORY OPERATION von TOURRILHES, Jean, SCHLANSKER, Michael

    Volltext bestellen
    Patent

    Zu den Favoriten
    Gespeichert in:

Suchwerkzeuge: