EPIC: Explicitly Parallel Instruction Computing von Schlansker, M.S., Rau, B.R.

Volltext

Embedded computer architecture and automation von Ramakrishna Rau, B., Schlansker, M.S.

Volltext

Compiling for EPIC architectures von Kathail, V., Schlansker, M.S., Rau, B.R.

Volltext

Sentinel scheduling: a model for compiler-controlled speculative execution von Mahlke, Scott A., Chen, William Y., Bringmann, Roger A., Hank, Richard E., Hwu, Wen-Mei W., Rau, B. Ramakrishna, Schlansker, Michael S.

Volltext

Parallelization of WHILE loops on pipelined architectures von TIRUMALAI, P. P, MENG LEE, SCHLANSKER, M. S

Volltext

REGISTER ALLOCATION FOR SOFTWARE PIPELINED LOOPS von RAU, BR, LEE, M, TIRUMALAI, PP, SCHLANSKER, MS

Volltext

SENTINEL SCHEDULING FOR VLIW AND SUPERSCALAR PROCESSORS von MAHLKE, SA, CHEN, WY, HWU, WMW, RAU, BR, SCHLANSKER, MS

Volltext