Fully-depleted SOI technology using high-k and single-metal gate for 32 nm node LSTP applications featuring 0.179 μm2 6T-SRAM bitcell von Fenouillet-Beranger, C., Todeschini, J., Le-Denmat, J.C., Loubet, N., Gallon, C., Perreau, P., Manakli, S., Minghetti, B., Pain, L., Arnal, V., Vandooren, A., Denorme, S., Aime, D., Tosti, L., Savardi, C., Broekaart, M., Gouraud, P., Leverd, F., Dejonghe, V., Brun, P., Guillermet, M., Aminpur, M., Icard, B., Barnola, S., Rouppert, F., Martin, F., Salvetat, T., Lhostis, S., Laviron, C., Auriac, N., Kormann, T., Chabanne, G., Gaillard, S., Boeuf, F., Belmont, O., Laffosse, E., Barge, D., Zauner, A., Tarnowka, A., Romanjec, K., Brut, H., Lagha, A., Bonnetier, S., Joly, F., Coignus, J., Mayet, N., Cathignol, A., Galpin, D., Pop, D., Delsol, R., Pantel, R., Pionnier, F., Thomas, G., Bensahel, D., Deleonibus, S., Faynot, O., Skotnicki, T., Mingam, H., Brevard, L., Buj, C., Soonekindt, C.

Volltext