-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
Expected Completion Time Aware Message Scheduling for UM-BUS Interconnected System
Veröffentlicht in IEEE access
VolltextArtikel -
9
-
10
A Novel Time Synchronization Method for Dynamic Reconfigurable Bus
Veröffentlicht in VLSI Design
VolltextArtikel -
11
FuMicro: A Fused Microarchitecture Design Integrating In-Order Superscalar and VLIW
Veröffentlicht in VLSI Design
VolltextArtikel -
12
Multi-bits error detection and fast recovery in RISC cores
Veröffentlicht in Journal of semiconductors
VolltextArtikel -
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20