-
1
-
2
Poly-gate sidewall oxidation induced submicrometer MOSFET degradation
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
3
-
4
A novel dual p/sup -//p/sup +/ poly gate CMOS VLSI technology
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
5
The effect of biased spacers on LDD MOSFET behavior
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
6
Disposable polysilicon LDD spacer technology
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
7
An advanced 0.5- mu m CMOS disposable TiN LDD/salicide spacer process
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
8
-
9
-
10
-
11
-
12
-
13