-
1
-
2
-
3
Supervised Triple Macrosynchronized Lockstep (STMLS) Architecture for Multicore Processors
Veröffentlicht in IEEE access
VolltextArtikel -
4
-
5
Hybrid Hardening Approach for a Fault-Tolerant RISC-V System-On-Chip
Veröffentlicht in IEEE transactions on nuclear science
VolltextArtikel -
6
Hardening Architectures for Multiprocessor System-on-Chip
Veröffentlicht in IEEE transactions on nuclear science
VolltextArtikel -
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20