A 12 ns 8 MB DRAM secondary cache for a 64 b microprocessor von Naritake, I., Sugibayashi, T., Nakajima, Y., Utsugi, S., Hamada, M., Togo, M., Kubota, R., Fujii, T., Yoshimatsu, N., Hatayama, H., Murotami, T., Okuda, T.

Volltext