-
1
-
2
-
3
-
4
-
5
-
6
High Packing Density, High Speed CMOS (Hi-CMOS) Device Technology
Veröffentlicht in Japanese Journal of Applied Physics
VolltextArtikel -
7
Overview of CMOS Technology Development in the MIRAI Project
Veröffentlicht in IEEE Solid-State Circuits Society Newsletter
VolltextArtikel -
8
Buried J-FET Powered Static RAM Cell
Veröffentlicht in Japanese Journal of Applied Physics
VolltextArtikel -
9
Soft Error Rate Analysis Model (SERAM) for Dynamic NMOS RAMs
Veröffentlicht in Japanese Journal of Applied Physics
VolltextArtikel -
10
Low-Temperature ULSI Device Technology
Veröffentlicht in Denki Gakkai ronbunshi. C, Erekutoronikusu, joho kogaku, shisutemu
VolltextArtikel -
11
Analytical Technique for the Design of DMOS Transistors
Veröffentlicht in Japanese Journal of Applied Physics
VolltextArtikel -
12
Performance and hot-carrier effects of small CRYO-CMOS devices
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
13
-
14
Operation of bulk CMOS devices at very low temperatures
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
15
-
16
Fully symmetric cooled CMOS on (110) plane
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
17
-
18
Low-temperature CMOS 8 × 8 bit multipliers with sub-10-ns speeds
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
19
-
20