-
1
-
2
-
3
-
4
-
5
Ozone (O3): An Out-of-Order Flash Memory Controller Architecture
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
6
-
7
Hydra: A Block-Mapped Parallel Flash Memory Solid-State Disk Architecture
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
8
Bounding cache-related preemption delay for real-time systems
Veröffentlicht in IEEE transactions on software engineering
VolltextArtikel -
9
-
10
-
11
-
12
-
13
Efficient replacement of nonuniform objects in Web caches
Veröffentlicht in Computer (Long Beach, Calif.)
VolltextArtikel -
14
-
15
-
16
An Abstract Fault Model for NAND Flash Memory
Veröffentlicht in IEEE embedded systems letters
VolltextArtikel -
17
-
18
-
19
-
20
An accurate worst case timing analysis for RISC processors
Veröffentlicht in IEEE transactions on software engineering
VolltextArtikel