-
1
-
2
Study of Subharmonically Injection-Locked PLLs
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
3
-
4
-
5
A 75-GHz Phase-Locked Loop in 90-nm CMOS Technology
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
6
-
7
-
8
-
9
A Fully-Integrated 40-Gb/s Transceiver in 65-nm CMOS Technology
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
10
-
11
A 40-Gb/s clock and data recovery circuit in 0.18-μm CMOS technology
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
12
Analysis and modeling of bang-bang clock and data recovery circuits
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
13
-
14
A 20-Gb/s adaptive equalizer in 0.13-μm CMOS technology
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
15
-
16
-
17
A 2 \,\times\, 25-Gb/s Receiver With 2:5 DMUX for 100-Gb/s Ethernet
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
18
-
19
High-speed circuit designs for transmitters in broadband data links
Veröffentlicht in IEEE journal of solid-state circuits
VolltextArtikel -
20