-
1
-
2
-
3
-
4
-
5
Hybrid CMOS and CNFET Power Gating in Ultralow Voltage Design
Veröffentlicht in IEEE transactions on nanotechnology
VolltextArtikel -
6
-
7
-
8
-
9
-
10
-
11
Simple CNFET Digital Circuit Design using Back-gate Voltages
Veröffentlicht in Indian journal of science and technology
VolltextArtikel -
12
On-Chip Delay Degradation Measurement for Aging Compensation
Veröffentlicht in Indian journal of science and technology
VolltextArtikel -
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20