-
1
-
2
Razor: circuit-level correction of timing errors for low-power operation
Veröffentlicht in IEEE MICRO
VolltextArtikel -
3
-
4
OSC: An Online Self-Configuring Big Data Framework for Optimization of QoS
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
5
-
6
Near-Memory Processing in Action: Accelerating Personalized Recommendation With AxDIMM
Veröffentlicht in IEEE MICRO
VolltextArtikel -
7
Rethinking DRAM's Page Mode With STT-MRAM
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
8
-
9
SiMul: An Algorithm-Driven Approximate Multiplier Design for Machine Learning
Veröffentlicht in IEEE MICRO
VolltextArtikel -
10
-
11
LADIO: Leakage-Aware Direct I/O for I/O-Intensive Workloads
Veröffentlicht in IEEE computer architecture letters
VolltextArtikel -
12
Exploiting OS-Level Memory Offlining for DRAM Power Management
Veröffentlicht in IEEE computer architecture letters
VolltextArtikel -
13
-
14
-
15
NoHammer: Preventing Row Hammer With Last-Level Cache Management
Veröffentlicht in IEEE computer architecture letters
VolltextArtikel -
16
-
17
Architectural Design Issues in a Clockless 32‐Bit Processor Using an Asynchronous HDL
Veröffentlicht in ETRI journal
VolltextArtikel -
18
FastDrain: Removing Page Victimization Overheads in NVMe Storage Stack
Veröffentlicht in IEEE computer architecture letters
VolltextArtikel -
19
-
20
Coping with Parametric Variation at Near-Threshold Voltages
Veröffentlicht in IEEE MICRO
VolltextArtikel