-
1
Power efficient synchronous counter design
Veröffentlicht in Computers & electrical engineering
VolltextArtikel -
2
-
3
-
4
-
5
-
6
-
7
-
8
A current monitoring technique for IDDQ testing in digital integrated circuits
Veröffentlicht in Integration (Amsterdam)
VolltextArtikel -
9
-
10
A current monitoring technique for I testing in digital integrated circuits
Veröffentlicht in Integration (Amsterdam)
VolltextArtikel -
11
-
12
-
13
Design of a Reformed Array Logic Binary Multiplier for High-Speed Computations
Veröffentlicht in arXiv.org
VolltextArtikel -
14
A Data Capturing Method for Buses on Chip
Veröffentlicht in IEEE transactions on circuits and systems. I, Regular papers
VolltextArtikel -
15
A Current Mode, Parallel, Two-Rail Code Checker
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
16
-
17
-
18
-
19
-
20