-
1
Hierarchical ring network configuration and performance modeling
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
2
Utilizing bandwidth sharing in the slotted ring
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
3
-
4
Analyzing hard-real-time programs for guaranteed schedulability
Veröffentlicht in IEEE transactions on software engineering
VolltextArtikel -
5
CADAC: A Controlled-Precision Decimal Arithmetic Unit
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
6
On the Permutation Capability of Multistage Interconnection Networks
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
7
Short-Packet Transfer Performance in Local Area Ring Networks
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
8
-
9
-
10
Machine Complexity Versus Interconnection Complexity in Iterative Arrays
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
11
A cache-based message passing scheme for a shared-bus multiprocessor
Veröffentlicht in Computer architecture news
VolltextArtikel -
12
Response to 'one-bit delay in ring networks' by R. Cohen
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
13
-
14
-
15
-
16
Hardware support for inter-process communication and processor sharing
Veröffentlicht in Computer architecture news
VolltextArtikel -
17
-
18
One-bit delay in ring networks. Response
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
19
On relating small computer performance to design parameters
Veröffentlicht in Computer architecture news
VolltextArtikel -
20
Design of a fully variable-length structured minicomputer
Veröffentlicht in Computer architecture news
VolltextArtikel