-
1
-
2
-
3
-
4
-
5
Nanoscale FinFETs with gate-source/drain underlap
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
6
On the threshold voltage of Strained-Si-Si1-xGex MOSFETs
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
7
-
8
Physical Insights on BJT-Based 1T DRAM Cells
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
9
-
10
On the feasibility of nanoscale triple-gate CMOS transistors
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
11
-
12
Insights on Design and Scalability of Thin-BOX FD/SOI CMOS
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
13
Short-Channel Effects in Independent-Gate FinFETs
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
14
Nanoscale FD/SOI CMOS: thick or thin BOX?
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
15
New Insights on "Capacitorless" Floating-Body DRAM Cells
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
16
-
17
Suppression of corner effects in triple-gate MOSFETs
Veröffentlicht in IEEE electron device letters
VolltextArtikel -
18
Speed superiority of scaled double-gate CMOS
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
19
The ITFET: A Novel FinFET-Based Hybrid Device
Veröffentlicht in IEEE transactions on electron devices
VolltextArtikel -
20