-
1
-
2
-
3
Victim retention for reducing cache misses in tiled chip multiprocessors
Veröffentlicht in Microprocessors and microsystems
VolltextArtikel -
4
-
5
HTree: Hardware Trojan Attack on Cache Resizing Policies
Veröffentlicht in IEEE embedded systems letters
VolltextArtikel -
6
-
7
Process variation aware DRAM-Cache resizing
Veröffentlicht in Journal of systems architecture
VolltextArtikel -
8
-
9
TENDRA: Targeted Endurance Attack on STT-RAM LLC
Veröffentlicht in IEEE embedded systems letters
VolltextArtikel -
10
-
11
-
12
-
13
Variation aware power management for GPU memories
Veröffentlicht in Microprocessors and microsystems
VolltextArtikel -
14
-
15
-
16
-
17
-
18
A formal framework for interfacing mixed-timing systems
Veröffentlicht in Integration (Amsterdam)
VolltextArtikel -
19
TPPD: Targeted Pseudo Partitioning based Defence for Cross-Core Covert Channel Attacks
Veröffentlicht in arXiv.org
VolltextArtikel -
20
CMP CACHE ARCHITECTURES - A SURVEY
Veröffentlicht in International journal of research in engineering and technology
VolltextArtikel