-
1
-
2
-
3
-
4
-
5
-
6
-
7
Scan Design Using Standard Flip-Flops
Veröffentlicht in IEEE design & test of computers
VolltextArtikel -
8
-
9
Derivation of Minimal Test Sets for Monotonic Logic Circuits
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
10
-
11
-
12
An Alternative to Scan Design Methods for Sequential Machines
Veröffentlicht in IEEE transactions on computers
VolltextArtikel -
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20