Suchergebnisse - DAVANAM, Naveen | OPAC THWS

1

SIGNAL INTERFERENCE TESTING USING RELIABLE READ WRITE INTERFACE von MAGRO, James, BRANDL, Kevin, DAVANAM, Naveen, ASKAR, Tahsin, BALAKRISHNAN, Kedarnath

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
2

MEMORY CONTEXT RESTORE, REDUCTION OF BOOT TIME OF A SYSTEM ON A CHIP BY REDUCING DOUBLE DATA RATE MEMORY TRAINING von DAVANAM, Naveen, BRANDL, Kevin M, HOUSTY, Oswin E

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
3

Memory context restore, reduction of boot time of a system on a chip by reducing double data rate memory training von Housty, Oswin E, Brandl, Kevin M, Davanam, Naveen

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
4

MEMORY CONTEXT RESTORE, REDUCTION OF BOOT TIME OF A SYSTEM ON A CHIP BY REDUCING DOUBLE DATA RATE MEMORY TRAINING von DAVANAM, Naveen, BRANDL, Kevin M, HOUSTY, Oswin E

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
5

SIGNAL INTERFERENCE TESTING USING RELIABLE READ WRITE INTERFACE von Askar, Tahsin, Magro, James R, Balakrishnan, Kedarnath, Brandl, Kevin M, Davanam, Naveen

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
6

MEMORY CONTEXT RESTORE, REDUCTION OF BOOT TIME OF A SYSTEM ON A CHIP BY REDUCING DOUBLE DATA RATE MEMORY TRAINING von Housty, Oswin E, Brandl, Kevin M, Davanam, Naveen

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
7

Memory context restore, reduction of boot time of a system on a chip by reducing double data rate memory training von Housty, Oswin E, Brandl, Kevin M, Davanam, Naveen

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
8

MEMORY CONTEXT RESTORE, REDUCTION OF BOOT TIME OF A SYSTEM ON A CHIP BY REDUCING DOUBLE DATA RATE MEMORY TRAINING von DAVANAM, Naveen, BRANDL, Kevin M, HOUSTY, Oswin E

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
9

MEMORY CONTEXT RESTORE, REDUCTION OF BOOT TIME OF A SYSTEM ON A CHIP BY REDUCING DOUBLE DATA RATE MEMORY TRAINING von Housty, Oswin E, Brandl, Kevin M, Davanam, Naveen

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
10

메모리 컨텍스트 복원, 더블 데이터 레이트 메모리 트레이닝을 감소시킴으로써 시스템 온 칩의 부트 시간의 감소 von BRANDL KEVIN M, DAVANAM NAVEEN, HOUSTY OSWIN E

Volltext bestellen

Patent

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
11

Towards Smaller-Sized Cache for Mobile Processors Using Shared Set-Associativity von Davanam, Naveen, Byeong Kil Lee

Volltext bestellen

Tagungsbericht

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in:
12

Way-load balancing scheme for mobile cache LRU replacement von Raghunath, S, Davanam, N, Bobbala, L D, Byeong Kil Lee

Volltext
Tagungsbericht

In die Zwischenablage Aus der Zwischenablage entfernen
Zu den Favoriten

Gespeichert in: