-
1
Design and Architecture of Low‐Latency High‐Speed Turbo Decoders
Veröffentlicht in ETRI journal
VolltextArtikel -
2
An FPGA Implementation of High-Speed Flexible 27-Mbps 8-StateTurbo Decoder
Veröffentlicht in ETRI journal
VolltextArtikel -
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20